

西 南 科 技 大 学

工 程 硕 士 专 业 学 位 论 文

基于 FPGA 与 STM32 的

手持式数字示波器设计

作 者 姓 名 狄飞

所 在 学 院 信息工程学院

专 业/领 域 电子与通信工程

学 校 导 师 周金治 副教授

校 外 导 师 杨居义 高级工程师

论文完成日期 2018 年 04 月 03 日

Classified index: TP216+.1

U.D.C: 621.3

Southwest University
Of Science and Technology
Master Degree Thesis

Design of Handheld Digital Oscilloscope Based on FPGA and STM32

Candidate: Di Fei

Department: School Of Information Engineering

Speciality: Electronic and Communication Engineering

Supervisor 1: Zhou Jinzhi Associate Professor

Supervisor 2: Yang Juyi Senior Engineer

Date: 3rd, Apr., 2018

摘 要

数字式存储示波器(Digital Storage Oscilloscope 即 DSO)作为现代电子测量的重要仪器,广泛应用于高速、瞬态信号的检测。而手持式数字存储示波器,由于其便携性,日益受到高校师生和工程师的青睐。本文结合需求,设计并研制出一款低成本,基于 STM32 技术、FPGA 技术的手持式数字存储示波器。采用 STM32 和 FPGA 的模式,使系统具有双“芯”,即 STM32 作为系统嵌入式控制核心, FPGA 作为数字逻辑系统核心。主要研究内容如下:

首先,介绍了项目研究背景及意义,并根据国内外 DSO 的发展现状,提出了论文设计任务的主要性能指标;分析了 DSO 的组成及应用技术、工作原理和模式。

其次,设计了在实时取样方式下手持式数字存储示波器硬件系统,分别包括: DSO 模拟通道电路、FPGA 逻辑硬件、人机交互电路、供电电路以及硬件抗干扰设计。FPGA 逻辑硬件通过 LPM 调用和 Verilog HDL 语言实现。

然后,开展了手持式数字存储示波器的软件设计,分别包括:主控程序、上电初始化、数据读取、数据处理、波形参数显示、人机交换控制等。

最后,对手持式数字存储示波器样机进行功能测试和调试,包括:拟定 DSO 系统调试方案,分步调试 RAM、人机交换界面、模拟通道、数据采集。在确保基本模块正常运行后,使用标准仪器进行整机调试。测试结果符合本文设计要求。

关键词: 数字存储示波器 STM32 FPGA LPM
抗干扰设计

Abstract

The Digital Storage Oscilloscope (DSO), as an important instrument of modern electronic measurement, is widely used in the detection of high-speed and transient signals. The handheld digital storage oscilloscope, because of its portability, is increasingly favored by teachers and students in Colleges and universities. This paper designs and develops a low cost handheld digital storage oscilloscope based on STM32 technology and FPGA technology. Using STM32 and FPGA mode, the system has double core, that is, STM32 as the embedded control core of the system, and FPGA as the core of the digital logic system. The main contents are as follows:

First, the background and significance of the project research are introduced. According to the development status of DSO at home and abroad, the main performance indexes of the paper design task are put forward, and the composition and application technology, working principle and mode of the DSO are analyzed.

Secondly, the hardware system of hand held digital storage oscilloscope in real time sampling is designed, which include DSO analog channel circuit, FPGA logic hardware, human-computer interaction circuit, power supply circuit and hardware anti-interference design. FPGA logic hardware is implemented through LPM call and Verilog HDL language.

Then, the software design of the handheld digital storage oscilloscope is carried out, including the main control program, the initialization of the power supply, the data reading, the data processing, the waveform parameter display, the man-machine exchange control and so on.

Finally, the function test and debugging of the prototype of the adversary digital storage oscillograph, including the debugging scheme of the DSO system, the debugging of RAM, the interface of man-machine exchange, the analog channel and the data collection. After ensuring the normal operation of the basic modules, the whole

machine is debugged with standard instruments. The test results are in accordance with the design requirements of this article.

Key words: Digital Storage Oscilloscope; STM32; FPGA; LPM; Anti-jamming design

目 录

1	绪论	1
1.1	示波器的国内外研究状况和发展趋势	1
1.2	论文的主要研究目标与内容	3
1.2.1	手持式数字示波器的意义	3
1.2.2	本文主要研究内容	3
1.3	本章小结	5
2	数字存储示波器实现技术及关键技术指标	6
2.1	DSO 基本组成及关键技术指标	6
2.2	DSO 的工作原理	9
2.2.1	取样原理	9
2.2.2	DSO 的取样方式	10
2.3	示波器的工作模式	11
2.3.1	自动(AUTO)	11
2.3.2	触发(TRIG)	12
2.3.3	单次(SINGLE)	12
2.4	本章小结	12
3	手持式数字存储示波器硬件设计	13
3.1	DSO 硬件系统总体方案设计	13
3.2	DSO 系统关键部件选用及介绍	14
3.2.1	CPU 部件	14
3.2.2	可编程逻辑器件	15
3.2.3	模数转换器件	19
3.3	DSO 模拟通道分析与设计	20
3.3.1	前向信号调理电路	21
3.3.2	DSO 触发系统设计	22
3.3.3	辅助电路设计	24
3.3.4	DSO 数据采集电路分析与设计	25
3.4	FPGA 逻辑硬件分析与设计	26
3.4.1	数据存储电路(双口 RAM)分析与设计	27
3.4.2	倍频器分析与设计	28
3.4.3	测频电路分析与设计	28
3.4.4	数据发送	29

3.4.5	FPGA 综合电路.....	31
3.5	人机交互电路分析与设计.....	31
3.5.1	TFT 液晶显示及控制组件.....	32
3.5.2	触控组件.....	32
3.5.3	键盘电路.....	33
3.6	供电电路分析与设计.....	33
3.7	DSO 硬件抗干扰设计.....	34
3.7.1	信号完整性分析.....	35
3.7.2	高速电路设计注意事项.....	36
3.8	本章小结.....	36
4	手持式数字存储示波器软件开发.....	38
4.1	系统软件总体结构设计.....	38
4.2	上电初始化主要工作流程.....	39
4.3	数据处理及显示控制的流程.....	40
4.3.1	STM32 读取缓存数据.....	40
4.3.2	波形数据超限处理.....	41
4.3.3	STM32 接收 FPGA 数据操作流程设计.....	42
4.4	触摸屏控制中断操作流程.....	43
4.5	软件抗干扰设计.....	44
4.6	本章小结.....	44
5	系统测试.....	46
5.1	测试方案.....	46
5.2	测试方法与过程.....	46
5.2.1	RAM 的调试.....	46
5.2.2	TFT 液晶显示/触摸屏测试.....	47
5.2.3	模拟通道的测试.....	48
5.2.4	数据采集模块的测试.....	48
5.3	整机测试.....	48
5.4	本章小结.....	51
结 论		52
致 谢		53
参考文献		54
附 录		58
附录 1: FPGA 内部部分模块代码		58

附录 2: STM32 部分函数代码	67
附录 3: 信号处理电路原理图.....	70
附录 4: 信号处理电路 PCB 图.....	71
附录 5: FPGA 综合电路 RTL 结构图	72

1 绪论

1.1 示波器的国内外研究状况和发展趋势

上世纪九十年代开始,科学技术以前所未有的速度发展,其中以信息产业的发展最为引人注目,电子测量技术作为信息技术发展的先锋,在国民生活的各行各业都能见其踪迹。在这其中,示波器的发展和作用又大大超过其他电子测量仪器。早期的示波器采用传统的模拟方式处理信号^[1],这已经不能满足研发测试人员的要求。数字存储示波器(Digital Storage Oscilloscope 即 DSO)是随着电子技术、通信技术以及信号处理技术的更新,在传统的模拟示波器的基础上迅速发展起来的。数字存储示波器 DSO 拥有更多的功能。纵观整个电子技术的发展可以知道在模拟示波器和数字示波器的较量中,终究会以数字示波器的全线胜出而结束。数字示波器在波形显示上的未来,会朝着液晶显示器的方向发展^[2]。

20 世纪 70 年代,伴随着英国 Nicolet 公司的第一台数字示波器的问世,数字式示波器的发展经历了三个阶段^[3]。

70 年代开始的初期阶段,DSO 的取样率普遍不超过 50MSa/s,带宽不超过 20MHz,结构上在传统模拟示波器(Analog Oscilloscope,即 AO)的基础上融入了数字存储功能,构成了混合式示波器,但功能较少且各项参数指标较低^[4]。美国 HP 公司的 54200, Gould 公司的 4035 均为这一时期的典型产品。

1986 年至 1994 年为第二阶段。在这个阶段,得益于高速模数转换器(Analog to Digital Converter,即 ADC)、高速随机存储器(Random Access Memory,即 RAM)的迅速发展,DSO 快速转型并发展迅速。取样率由原来的 50MSa/s 一下迅速提升到 4GSa/s,记录的长度也有所加长。在这个阶段 DSO 在技术上开始成熟,各个生产厂商也都有各自代表性的产品。而其中美国的 TEK 公司和 HP 公司对 DSO 的发展贡献较大,相继停产 AO,全面发展 DSO^[5]。从 1989 年开始,DSO 的生产和销售给示波器市场带来巨大的振荡。短短几年时间,DSO 的市场份额就超过了模拟示波器^[5]。

第三阶段是从九十年代中期开始,全面进入数字示波器时代,数字示波器就完全取代了模拟示波器。此时,数字示波器的技术完全成熟,带宽已经突破百兆赫兹。这一时期的代表产品是 DS081304A 数字存储示波器,它由 Agilent 公司在 2004 年推出。从性能指标上来看,它的 BW(通频带)达到

了 3GHz，上升时间（tr）减小到 23ps，最高采样率达到惊人的 40GHz，性能在当时来讲属于震撼性性能。到了这时，除了在取样率、带宽和增加记录长度方面下功夫之外，DSO 制造商更是瞅准了百兆赫兹以下带宽的通用 DSO 的研究，并且着重致力于性价比的提升。表 1-1、表 1-2、表 1-3 分别列出国内外部分公司 DSO 型号及其对比。

表 1-1 美国 TEK 的 TBS 系列

型号	TBS1000B	TBS1000	TBS1000B-EDU	TBS2000
通道数	2	4	2	2/4
带宽	200MHz	150MHz	200MHz	100MHz
采样率 Sa/s	2G	1G	2G	1G
记录长度	2.5K	2.5K	2.5K	2M

表 1-2 LeCory 公司的 WaveAce 系列

型号	1002	1012	2002	2012
通道数	2	2	2	2
带宽 MHz	60	100	70	300
采样率 Sa/s	1Ch	1G	1G	2G
	2Ch	500M	500M	1G
存储深度	1Ch	2M	2M	24K
	2Ch	1M	1M	12K

表 1-3 国内部分公司手持数字存储示波表

公司	型号	带宽 Hz	采样率 Sa/s	记录长度 pts
胜利	VC101	200K	1M	4K
胜利	VC102	20M	100M	6K
东方科技	奥胜 EM115A	50M	200M	4K
麦科信	HS1207	70M	1G	240K
麦科信	HS1210	100M	1G	240K
汉泰	DS1062B	60M	1G	4K-1M
汉泰	DS1102B	100M	1G	4K-1M

数字示波器的快速发展使得模拟示波器逐渐退出历史舞台，数字示波器的优点体现在以下几个方面^[6]：

- (1) 体积小、使用简单；
- (2) 具有多种触发功能；
- (3) 多种灵活的显示方式；
- (4) 采集数据可以存储；
- (5) 便于波形数据分析处理；
- (6) 测量精度高。

1.2 论文的主要研究目标与内容

1.2.1 手持式数字示波器的意义

虽然市场上数字示波器技术成熟，但是目前国内仍有大量地方（如高校）在使用模拟示波器。很多学校现在的教学设备是早期购买，多数是 20M 左右的模拟示波器。我国的数字存储示波器市场份额很小，大部分的市场都由国外企业霸占。所以现在迫切的需要发展我国自己的数字示波器技术，改变数字示波器市场由国外企业垄断的现状。另外，国内市场上数字示波器价格较高，高精度的又更为明显，这使得很多使用单位和高校电子信息类学生望而却步，使示波器的普及使用受到了限制。开发出一款具有自主知识产权，价格较低廉，功能完善，适合学生使用，便携性强的数字示波器迫在眉睫。针对于这种现状，本课题旨在开发出一款手持式数字存储示波器，其功能齐全、体积小、重量轻、使用液晶显示，携带方便操作简单。这款数字示波器技术含量高，实用性强，也具有较大的市场潜力。它预示着电子测量技术正向着功能多、体积小、重量轻、使用方便的掌上型仪器的方向发展。

1.2.2 本文主要研究内容

本文通过对国内外数字存储示波器工作原理的研究，来开发出具有自主知识产权的手持式数字存储示波器，以满足高校电子、信息、测控等专业师生的教学需求。本文将综合研究 FPGA 技术、STM32 技术、电源技术、模拟集成电路技术、显示技术等一系列先进的方法和技术，以 STM32 单片机为主、配合 FPGA 来设计和实现数字存储示波器。本论文章节划分为五章。

- (1) 论文主要工作内容：

第一章为绪论部分，主要介绍国内外 DSO 的发展状况，明确论文研究方

向，给出了论文设计任务的主要性能指标。

第二章叙述 DSO 的组成及应用技术，同时分别介绍 DSO 的主要技术指标与特点，工作原理和工作模式等。

第三章研制了手持式数字存储示波控制系统硬件。首先进行总体方案设计，给出系统结构图，然后根据系统结构图从五个方面开展 DSO 的硬件结构的分析与设计，分别包括：系统关键部件的选型；DSO 模拟通道的分析与设计；FPGA 逻辑硬件的分析与设计；人机交互电路的分析与供电电路的分析与设计，最后为增加系统可靠性，进行硬件的抗干扰设计。

第四章对 DSO 系统进行软件分析与设计。按照系统功能要求，设计主控制流程，然后根据主控制流程结构分别构件各子控制流程，具体又包括上电初始化、数据处理及显示（主控芯片读取缓存数据、波形数据超限处理）、FPGA 数据读取、人机交换控制。

第五章对 DSO 样机进行功能测试和调试。DSO 整机系统设计完成后，需要进行调试。先拟定 DSO 系统调试方案，然后分步调试 RAM、人机交换界面、模拟通道、数据采集。在确保基本模块正常后，使用标准仪器进行整机测试。

（2）论文工作的难点：

- ①如何达到系统的稳定度，精度和分辨率的高要求，如何实现高速转换。
- ②全数字化的控制技术的实现方法。
- ③在 FPGA 上将系统所需的大部分数字电路通过软件技术构建。
- ④硬件电路设计与调试。
- ⑤整合各模块总体上实现系统的功能。

（3）本系统预期达到的主要性能指标：

- ①最大采样率：80MSa/s；
- ②通道：1；
- ③垂直分辨率：8 位；
- ④最高测量频率：1.2MHz；
- ⑤频率分辨率：1Hz；
- ⑥输入电压范围：0V~200V；
- ⑦存储器深度：4K；
- ⑧触发类型：上升沿触发；
- ⑨供电电压：+5V。

1.3 本章小结

本章主要探讨了国内外的数字存储示波器的发展状况，明确课题研究方向，给出了课题设计任务的主要性能指标。将按照此要求，逐步完成后续设计。

2 数字存储示波器实现技术及关键技术指标

2.1 DSO 基本组成及关键技术指标

(1) DSO 基本组成

数字存储示波器的主要组成分别包括信号输入、信号采集、测量分析、数据存储、人机接口等五个部分。这五个模块组成原理框图如图 2-1 所示。




图 2-1 数字存储示波器基本组成原理框图

根据图 2-1，数字存储示波器的基本工作原理如下：

①被测信号通过示波器探头输入，同时根据需要决定是否在示波器探头处进行初步的衰减或阻抗转换；

②被测信号从示波器探头进入信号采集模块以后，并不能马上进行数据转换，而需要进行信号的调理。因此在信号采集模块中，需要将信号分别经过耦合电路、阻抗变换电路、放大电路等将被测信号进行适当调理，最后才由 ADC 转换电路进行模数转换；

③前述过程中，数据处理速度非常快，主控芯片来不及进行测量分析，因此需要通过主控芯片发送写命令将 AD 转换后的数据送入数据存储器进行存储。

④测量分析模块的核心是主控芯片。主控芯片发送读操作命令，读取缓存数据，在主控芯片中进行进一步的处理分析，将结果送至人机交换接口，由显示设备显示。

⑤人机接口包括输入控制和输出显示两个部分。输入控制部分主要进行显示参数的设置、调整；输出显示将主控芯片发送的各项数据进行显示。

（2）DSO 主要技术指标：

设计数字存储示波器，首先应该考虑如何能不失真地显示被测信号。数字存储示波器的性能决定了其重构信号的能力^[7]。在重建信号时，数字存储示波器中与波形重建存储部分有关的技术指标主要包括：最高取样速率、频带宽度和存储深度等。这些关键技术指标在系统中是相互制约、相互影响的，具体分析如下。

①最高取样速率。

最高取样速率指每秒的取样的次数，用每秒钟完成的模数转换的最高次数来衡量^[8]。常以频率来表示，取样速率越高，表明该仪器对高频或者变化信号的反应能力越强。

数字存储示波器测量时间的实时采样率可根据以下公式估算：

$$f = \frac{N}{t / div} \quad (2-1)$$

式中，f 为最高取样速率，用 Sa/s 或 SPS（即每秒的取样点数）表示，常用 MSa/s 或 MSPS 表示；N 为每格的采样数；t 为扫描时间因数；t/div 为时基。

②频带宽度（BW）。

示波器的 BW 即-3dB 点，其定义为示波器输入端输入正弦波信号时，当其幅度衰减至原幅度的 0.707 倍时对应的频率点。根据采样定理，当采样率大于或等于信号频率的 2 倍时，可以对原始信号进行重构。而在实际使用中，取样频率往往会取信号频率的 4~10 倍或更多，甚至在精确测量时，在 8~10 倍以上，这个即存储带宽。

③存储深度。

存储容量又叫做记录长度，用以表征示波器存储样本量的多少，它以字为单位^[9]。存储深度指的是将刻长度与构建信号的取样速率之间的比值，通过计算得到要求的存储深度。

（3）DSO 的主要特点。

数字存储示波器使用的是数字电子技术，和模拟示波器比较起来，它的显著特点主要有以下几个方面^[10]：

①可观测的信号范围广，包括周期信号、非周期信号以及超低频信号

DSO 对低占空比的信号显示有其自身的优势，比如单次脉冲或低频信号。对于这类信号，DSO 显示清晰稳定，无闪烁情况发生，能够较长时间在屏幕上保证波形的不失真输出，以便使用者观察测量信号。因为采用了 RAM

存储器，DSO 可以实现快速写入、慢速读出。因为配备有电池的缘故，即使在切断外部电源的情况下，示波器仍能保存数据^[11]。

②具有丰富的触发功能。

丰富的触发功能是数字示波器最显著的特点，触发让示波器的使用更加方便，且能够胜任更多的工作。

触发功能可分为：

事件延迟：事先确定好事件的数目，事件一个一个发生，直到事件数目满足要求后，示波器才会触发。

延迟后运行：先将延迟时间定好，当主事件出现，示波器不会马上触发，此时计时器开始计时，当到达规定时间，示波器触发。

时间延迟：这种情况和第二种情况有所区别，先规定延迟时间和一个二级事件，当主事件出现，计时器开始运行，然后二级事件出现，此时示波器才会触发。

毛刺触发：规定一个任意小信号（即毛刺），将小信号的宽度做一个设置，只要检测到信号比毛刺的宽度窄，示波器就触发。这里支队毛刺的宽度做了规定，并未对毛刺的极性有要求。

另外，还有一些别的触发方式，比如 Runt 脉冲触发方式、脉冲极性触发方式、宽度触发方式等。

另外一个值得称道的是数字存储示波器的预触发能力，这个能力具体是指当某一个信号来触发示波器，普通示波器能够显示触发以后的波形，数字存储示波器能在触发前显示信号。我们通过调节触发延迟来实现这一工作。触发延时可以调节控制触发位置在屏幕上或者在采集记录中的移动，这样就能实现显示触发点以前不同时刻的波形，这一能力有助于对信号的分析，找出故障原因，迅速解决问题，排除故障。

③使用简单。

由于内部的存储功能，在实时监测波形的时候，我们可以将波形存储在示波器内部。而在屏幕上显示波形的时候，如果有需要我们可以将存储器中的波形调用出来，屏幕上就同时显示不同的时间或相同的时间发生不同波形，将多种波形进行对比观察，有利于数据的分析与掌握，使用非常方便^[12]。另外也可以波形标准波形存储在仪器的参考存储器中，并可以随意把标准波形调出来显示在屏幕上，以便和同时显示在屏幕上存储波形或实时波形进行比较。

现在的数字存储示波器基本上都具有测量功能，能够自动地测量各种参

数, 频率、周期、峰峰值等。DSO 还对信号有自动捕捉功能, 当按下自动定标旋钮, 示波器就会自动调制时基、灵敏度、补偿、触发字等, 和舒心信号配合, 这样即使输入信号的范围很广, 仍然可以清晰准确地显示波形^[13]。如果设置断电不丢失的数据模式, 那么每次开机原来的设置都会保留, 不用进行开解设置, 使得操作简单明了。

(4) 多种灵活的显示方式

①存储显示: DSO 能够存储实时信号, 调用存储信号出来显示, 并且显示的波形还可以扩展移动。

②滚动显示: DSO 不仅仅能实现静态显示, 还能实现移动显示。波形从屏幕右侧进入, 从屏幕左侧移出, 实现滚动显示^[14]。在观测整个波形的时候, 如果对波形的其中一部分有意思, 可以立即将这部分波形存储, 以供研究分析。这个功能可以检测到正常信号中的偶发信号, 作用非常明显。

③自动标定: DSO 的自动锁定功能用来捕捉触发脉冲非常方便。当一个脉冲信号过来, 捕捉显示该脉冲, 第二个脉冲到来, 又重新捕捉显示第二个信号, 并且也能进行存储^[15]。

(5) 便于波形数据分析处理

数字存储示波器因为带有微处理器, 可以进行信号的加工处理。利用编程, 自动程控操作, 对信号进行如平均迭加、峰值检测、包络检测、频谱分析等简单处理。另外, 若要进行更为复杂的数据运算, 可以将数据送到计算机进行处理, 还可以和另外的电子电气设备构成自动检测系统。

2.2 DSO 的工作原理

2.2.1 取样原理

从信号分类的角度来说, 示波器的工作是显示不失真的信号, 这是属于视域的信号处理。数字存储示波器工作时, 首先对信号进行采样, 再通过模数变换将采样信号变换成对应的二进制数字, 通过对这些二进制数据的处理实现波形重建并在屏幕上显示出来。

为了不失真地还原波形, 在采样时必须选择合适的取样频率, 只有合适的采样频率才能不失真恢复原波形。如果取样频率太低会产生频谱的重叠, 使示波器测量结果很大的误差。

根据奈奎斯特采样定理, 任意一个模拟信号, 若其最高频率为 f_m , 采样时间间隔 T 与之满足下列条件:

$$T < \frac{1}{2f_m} \quad (2-2)$$

只要满足上述条件,则该模拟信号就可以用时间间隔为 T 的离散取样信号来替代它,原信号的信息不会丢失,从理论上讲,就能够精确的将原信号重塑。

数字存储示波器很显然也必须遵从采样定理,而且如果只是以两倍频率进行采样的话,大量的幅度信息将会丢失,重建的信号将会是一个失真的信号^[16]。通常每周期要有十个以上采样点,信号的细节才不会丢失,重建信号才能称得上是不失真信号。

2.2.2 DSO 的取样方式

下面我们来看看数字存储示波器的取样方式有那些。DSO 的取样方式包括实时取样和等效取样,其中等效取样又分为随机取样和顺序取样。

(1) 实时取样

实时采样是指以固定的顺序采集采样点。示波器屏幕上出现的采样点次序是真实的采样次序。实时取样启动全部采集动作只需要一个触发时间^[17]。实时采样如图 2.2 所示。




图 2-2 实时取样

采用实时采样的实时带宽(Real-Time BW)指的是示波器测量信号的带宽,测量的重复信号和测量单次信号是相同带宽^[18]。为了提高信号带宽,必须提高采样速率。由香农定理可知,采样频率至少应该是被测信号上限频率

的两倍以上,才能不失真重建信号。在实际中由于高频分量的存在,实时采样频率一般规定为带宽的 4-5 倍。在没有内插算法的情况下,则一般规定采样频率为实时带宽的 10 倍。

(2) 随机取样

实时取样 DSO 的取样速率高,使用高速的模数转换器和数据存储器价格也会比较高,造成整个实时取样 DSO 的价格昂贵。考虑到大多数测量的信号都是重复信号,我们可以采用随机取样或者顺序取样代替实时取样,实现了以较低的取样速率获得较高的重复信号测量带宽。

随机取样的工作原理是,在每一个周期收集固定数目的采样点,再将各个周期的采样点累积,实现被测信号的还原^[19]。因为被测信号周期与采样时钟并不同步,这样造成每一个采集周期的触发点和采样点之间的间隔是不确定的。但因为信号是周期的,故在设置触发点时间的时候,设置成信号周期内的“同一段时间”进行采样。这样,就算采样的频率和信号频率不一样,但是多次采样周期后,“同一段时间”的各采集周期的样点累积起来,就可以恢复了这段波形。

(3) 顺序取样

顺序取样方式的特点就是以极低的取样速率获得极高的带宽,并且垂直分辨率在 10bit 以上^[20]。这种取样方式主要用于数字示波器中,工作原理是每个采集周期在波形上只取一个样点,取样之后延迟 Δt 的时间,下一个取样周期再取一个点,这样采样点数量越多,需要更多时间才行。因为一个周期只有一个采样点,所以不能进行单次捕捉和预触发观察,这也是它的缺点。

2.3 示波器的工作模式

示波器的工作模式主要包括以下几种:自动模式(AUTO)、触发模式(TRIG)和单次模式(SINGLE)^[21]。

2.3.1 自动(AUTO)

传统的模拟示波器中,自动方式工作如下:没有触发信号时,示波器电路不停自动扫描中,屏幕上显示一条扫描基线;当触发信号输入,扫描马上被信号触发同步^[22]。数字示波器中,自动方式的工作和模拟示波器相类似:进入自动方式开始扫描,若 50ms 时间没有触发信号进来,则表示无触发信号输入,将这个时间视为触发点,DSO 开始采集信号、显示波形,周而复始。

假如触发信号输入，就进入触发状态。

2.3.2 触发(TRIG)

在触发方式中：在没有触发信号时，电路处于等待状态，显示屏显示显示的波形是之前的波形；当触发信号输入，示波器立马检测到这个触发信号，开始进行抽样显示^[23]。示波器就是这样随时待命，一旦发现触发信号到来就重复抽样显示。

2.3.3 单次(SINGLE)

模拟示波器中的单次方式是这样的：在没有触发信号进来时，电路处于在等待工作状态，和触发方式不一样的地方在于，此时屏幕上无扫描基线；一旦触发信号进入，立即开始扫描，显示屏显示被测波形，然后不再接收触发信号^[24]。

在数字示波器中的单次工作情况如下：信号采集系统始会一直照着当前扫描档级不停地进行数据采集工作。没有输入时，工作和触发方式中无信号输入相同，一旦触发信号来临，示波器做的一件事就是找到触发脉冲的数据单元，计算出第一单元的地址。当数据采集覆盖到第一单元数据的前一个单元时，则将数据读取并在屏幕上显示，此后不再接收触发信号。

2.4 本章小结

本章介绍了数字式存储示波器（DSO）的基本组成，讨论了 DSO 的主要技术指标和特点；分析了 DSO 的工作原理与工作模式，为后续设计奠定了理论基础。

3 手持式数字存储示波器硬件设计

手持式数字存储示波器的设计主要以应用为主，总体还是属于嵌入式系统的一种^[25]。该系统对功能、功耗要求较高，对系统的可靠性要求较高，另外希望系统的成本越低越好，体积方面要求适度，便于手持。这种嵌入式系统具有一般嵌入式系统的特点：代码小、体积小、重量轻、高度自动化，同时又要求系统具有实时性和多任务的体系。嵌入式系统也可分为硬件和软件两大部分。其中硬件部分包括处理器微处理器、存储器及外设器件和 I/O 端口。软件部分包括应用程序编程。系统的动作由应用程序指挥；程序和硬件的相互作用则由操作系统控制。

3.1 DSO 硬件系统总体方案设计

综合考虑，数字存储示波器对功能、功耗要求较高。具体分析起来，首先要求系统应该具有大数据量的处理的能力，这是为了支持系统的实时性；其次系统应满足功耗的要求；另外手持式数字存储示波器的体积也有较严格的要求；最后还需要考虑系统的抗干扰能力。

以往设计中我们使用 STM32 和各类数字集成电路构建 DSO。这类解决方案面临着各种的问题，一方面使系统的灵活性、通用性、硬件测试等受到了限制，同时降低了开发效率；一方面，电路整体集成度降低，布局更复杂、布线增加，干扰增加；另外，芯片的增多，势必会在电源供电、系统整体功耗、开发环境等方面增加开支。

对于这种控制外设多、控制速度要求高、实时信号处理的系统我们一般都采用嵌入式控制器加 FPGA 的控制方式。其中采集数据、外设控制、液晶显示和地址译码等对控制结构比较复杂的处理，交由 STM32 控制；而对数据存储、频率测量等的代码控制则由 FPGA 来完成。这种 STM32+FPGA 工作方式在实时信号处理方面具有显著的优越性。本文选用 ST（意法半导体）公司、Altera（阿尔特拉）公司的器件，采用 SOPC 技术，利用 FPGA 中的可编程逻辑资源和嵌入式系统的接口技术，实现对前向模拟通道、ADC 模块、TFT 液晶触摸显示器、独立按键等硬件的控制^[26]。系统整体框图如图 3-1 所示。




图 3-1 数字存储示波器系统结构框图

整个系统以 STM32 为核心，FPGA 为辅助控制核心，外围系统以信号调理部分（模拟通道）、高速数据采集部分、人机交换设备等部分组成。其中 FPGA 数字控制部分包括集成 RAM、频率采样、频率测量、触发控制；信号调理（模拟通道）部分包括耦合选择、阻抗变换、程控增益放大、低通滤波、电平位移；人机交换设备部分包括 TFT 液晶触摸屏、按键输入。模拟通道部分主要功能是对被测信号的进行放大和衰减，来实现 A/D 数据转换时模拟信号的高要求。该部分接受主程序的控制，除了放大与衰减之外，还完成隔离直流、直流叠加整形、产生触发等工作；数字控制部分主要完成对数据的采集、处理和显示，完成人机交换控制的工作，这一部分是整个系统的核心；A/D 数据转换完成的工作是实现信号的模数变换；电阻测量这一块的作用是分析被测元件的参数值；电源部分的工作是为不同的芯片提供各种不同电压；按键输入和液晶显示部分完成人机交换功能，实现不同功能的切换和对参数的设置。

3.2 DSO 系统关键部件选用及介绍

3.2.1 CPU 部件

嵌入式微控制器也就是我们俗称的单片机，它是将整个计算机系统资源集成到一块芯片中。通常以某一种微处理器内核为核心，一个系列的单片机具有多个品种，但每种处理器内核都是一样的，只是存储器和外设等部分存在不同，这样设置的原因是可以使单片机与应用需求更容易匹配，不会出现多余的外设电路等，从而减少了系统的功耗也节约了成本。

本设计采用嵌入式处理器，从对嵌入式处理器的要求上来看，如果只考虑芯片运算速度，对于数字存储示波器来说，因为实时性要求高，同时要求多任务处理，DSP 芯片的运算速度快，是能够满足这一要求^[27]。然而，选择芯片不能只考虑其中某一项因素，还要考虑系统的整体性能要求、产品的价

格定位以及应用场合等多个因素。本系统采用液晶显示器作为显示部件，它的响应速度是相对比较慢一些，如果刷新太快，就会出现“拖影”的现象，并且由于人们视觉频率基本上在 30~70Hz 之间，高速的 DSP 芯片在这里反倒不适用。

本文设计了一种适合学生使用的便携式数字存储示波器，应从系统的性能要求、产品的价格要求和配套开发资源等方面考虑。系统拟采用意法半导体 STM32F 系列芯片，具体为 STM32F103ZET6，其内核是 Cortex-M3，32bit CPU，256K Byte 闪存，48K Byte RAM，最高 72MHz 工作频率。

3.2.2 可编程逻辑器件

集成电路的出现改变了电子技术的格局，现如今数字集成电路的应用深入各个方面，数字集成电路本身也在不断发展。从早期的小规模集成电路发展到现在的大规模、超大规模集成电路。现在更多的应用出现特定功能的专用集成电路上。随着微电子技术的发展，集成电路的设计不仅仅局限于设备的生产厂家制造商等。系统设计师们更乐意根据自己的用处来设计专用芯片，在工作室里就能自行设计出合适的 ASIC 芯片，并且立即投入实际应用。现场可编程逻辑器件(FPLD)就是因此而出现的，FPLD 中应用最广泛的是 CPLD 和 FPGA^[28]。

各种可编程逻辑器件的结构都有各自的特点和优点，但从内部结构的角度来看，它们是由以下几个部分组成的：

- (1) PLD 器件的核心是一个二维的逻辑块阵列。
- (2) 都具有输入/输出块。
- (3) 连接逻辑块的互连资源。

对普通使用者来说，CPLD 与 FPGA 的内部结构还是有部分区别，但在使用中方法一样，故可以不加区分。

下面介绍一下 CPLD/FPGA 芯片的特殊优点：

(1) CPLD/FPGA 芯片的规模随着 VLSI 工艺的提高越来越大，其功能也越来越强，一块芯片内部逻辑门数量高达上百万门，还可以实现系统集成。

(2) CPLD/FPGA 芯片在生产中全部经过百分之百的测试，这样使用者的风险减小，他们只需在实验室里配合相关的软硬件环境就能完成芯片的最终功能设计。这一方面资金投入小，节省了很多无形的费用，使用成本较低。

(3) 用户可以反复地编程、擦除和使用^[29]。甚至外围电路不需要变化，就可以实现不同的功能。正因如此，CPLD/FPGA 快速地占领了市场。FPGA

有各种输入工具和仿真工具，包括布局工具，设计员可以方便使用。电路设计人员可以在短时间内就可以完成电路各种操作，甚至芯片的制作。CPLD/FPGA 设计软件简单易懂，更利于设计人员进行产品的设计，使其更快速地投入市场。

3.2.2.1 Cyclone IV 系列器件特性概述

Altera 公司的 Cyclone IV FPGA 于 2009 年推出，具有成本低、功耗低并且具有收发器等优点。与前一系列相比，旋流 IV 系列只需要两个电源，以减少配电网路；引入集成收发器，精简了电路板设计和系统集成；经优化的低功耗工艺（60nm 制程）使总功耗降低 25%。Cyclone IV 采用了新型的架构，裸片尺寸减小，低成本却又有更高的集成度和性能^[30]。

Cyclone IV 包括 E 系列和 GX 系列，Cyclone IV E 系列含 Embedded Memory 最高达 3888K、嵌入 18×18 Multiplier 多达 266 个、提供多种协议支持、专用 IP 硬核等新的增强特性。

Cyclone IV 系列的主要特点：

- （1）低成本、低功耗的 FPGA 架构。
- （2）提供高达八个高速收发器以支持。
- （3）对 PCI Express (PIPE)(PCIe)Gen 1 提供了专用的硬核 IP。
- （4）提供多种协议支持：PCIe、千兆以太网、CPRI 等。
- （5）高达 532 个用户 I/O

Cyclone IV E 系列又包含各种子系列芯片，其中部分芯片参数对比见下表。

表 3-1 Cyclone IV E 系列部分芯片对照表

特征	EP4CE6	EP4CE10	EP4CE15	EP4CE22	EP4CE115
Les (K)	6	10	15	22	114
M9K	30	46	56	66	432
Embedded memory (Kb)	270	414	504	594	3888
嵌入式乘法器	15	23	56	66	266
PLL	2	2	4	4	4
最多用户 I/O 管脚	179	179	343	343	528
差分通道	66	66	137	52	230

本设计使用的 FPGA 芯片为 Cyclone IV E 系列芯片 EP4CE10 子系列芯片 EP4CE10E22C8。从上表中可以看出，该芯片拥有 6K 个 LE，总比特数为 270Kb，有 15 个乘法器、2 个高性能 PLL，另外该产品的 I/O 数量多达 179 个，方便设计者使用。

3.2.2.2 ALTERA 通用开发环境 Quartus II 简介

本文中使用的 FPGA/CPLD 开发集成环境——Quartus II，是 Altera 公司在 21 世纪初期推出，这是 Altera 公司开发的，在原有的集成开发环境，在 MAX+PLUS II 的基础上改进。Quartus II 使用方便，提供了一种与机构无关的设计环境。与此同时，Quartus II 提供的多平台设计环境，在满足常规需求的同时，还能进行各种特定设计，且方便工程技术人员开发设计^[31]。

FPGA 器件内部复杂结构，使用 Quartus II 后，设计者可以不用太过关注其内部结构，通过自己熟悉的输入环境进行建模设计。其提供的设计输入方式主要有图形或文本输入，如 Block Diagram/Schematic File（原理图输入），AHDL File、Verilog HDL File、VHDL File（HDL 语言输入），State machine File（状态图输入）等。开发者通过编译将各种设置输入转换成自己需要的格式。同时，Quartus II 中包含的 LPM（Library of Parameterized Modules，即参数可设置模块库）基于 Altera 的 FPGA 结构做了优化设计。设计者可以根据设计需求，调用 LPM 库中的模块，同时进行适当的 LPM 参数设置。LPM 中的特定硬件功能模块如，DSP、RAM、LVDS、PLL 等。对于逻辑功能模块的充分利用，能够极大程度降低设计的工作量。

使用 Quartus II 的设计流程，一般包括以下几步：



图 3-2 Quartus II 开发流程

（1）输入设计

完成设计的输入，设计输入可以采用图形或文本输入，如原理图输入，AHDL File、Verilog HDL File、VHDL File（HDL 语言输入），State machine File（状态图输入）等。对于输入设计 Quartus II 提供的相应主要工具有文本编辑器、块与符号编辑器、宏向导插件管理器。

（2）约束综合

完成约束的输入，因为输入多种多样，如高度、声音、体积等的优先关系。对约束这块，Quartus II 提供的主要工具包括分配编辑器、引脚规划器、设置对话框、布局图编辑器和设计分割窗口等。

（3）综合

用以完成设计的综合，并生成相应的文件。Quartus II 提供的主要工具包括分析和综合其、RTL 查看器、辅助工具。

（4）布局布线

主要用来完成从综合网表文件到器件的布局布线。

（5）时序分析

完成综合后电路的时序分析。Quartus II 提供的主要工具包括报告窗口、技术映射查看器。

（6）仿真

主要用来完成设计电路的仿真，包括功能仿真和时序仿真两种。Quartus II 提供的主要工具包括仿真器。

（7）器件编程与配置

生成器件下载文件，Quartus II 提供了汇编器、编程器、转换编程文件。

3.2.2.3 LPM 宏功能模块简介

Altera 提供了各种方法来获取 AMPP（Altera Megafunction Partners Program，即第三方合作伙伴）和 MegaCore 宏功能模块，这些模块都是通过测试优化，能够在 Altera 特定器件结构中发挥出最佳性能^[32]。直接使用参数化模块能够减少设计和测试的时间，大大有利于设计使用。




图 3-3 宏功能模块组件图

用户通过宏向导插件管理器可以灵活的调用宏功能模块，同时修改所调用模块的参数（变量）实现设计。更为方便的是，如果已调用的宏功能模块的参数设置不满足系统要求，还可以进行修改。最后，将这些文件（电路）在顶层设计文件中进行例化。Altera 公司提供的宏功能模块主要包括三个方面的内容，如参数模块库（LPM）、宏编程伴侣（AMPP）函数以及 MC（Mega Core）。宏向导插件管理器可以作为独立的程序来运行，也可以通过工具菜单栏的下拉菜单中的选项，或者从原理图设计文件中打开 MWPIM 向导直接运行。

LPM 的使用过程包括以下几个过程：

- （1）运行 Mega Wizard Plug-In Manager;
- （2）根据需求选择宏功能模块，同时进行模块命名，存放路径设置等;
- （3）按照功能要求进行必要的参数设置;
- （4）生成器件。

3.2.3 模数转换器件

DSO 在设计时，需要考虑模拟电路与数字电路的转换问题，解决的重点在于模/数转换器件。同时，在整个设计过程中，需要根据 DSO 计划达到的参数来确定合适的模/数转换参数，以确定所需选用的 A/D 芯片^[33]。根据 A/D 转换器的特点，主要从分辨率、量化误差、精度、转换时间等参数进行选择。

分辨率是指相应于最低二进制位（LSB）的模拟量。通常采样 AD 转换位数来表示。量化误差是量化过程中不可避免产生的误差，这个误差在 $\pm 1/2\text{LSB}$ ，是不可避免的。精度是量化误差和附加误差之和。在 A/D 转换过程中，除了量化误差，还有其它如非线性引起的误差。

本系统设计的 DSO 主要针对中低频模拟信号的测量。根据系统特性，对 A/D 转换提出一定的速度要求。考虑到最终在 TFT 液晶屏上显示，选择 8 位数据精度的 AD 芯片 ADS831，采样速率达到 80MSPS。ADS831 的引脚如图 3-4 所示。

20	VDRV	D7	2
19	+Vs	D6	3
18	GND	D5	4
17	IN	D4	5
16	IN	D3	6
15	CM	D2	7
14	REFT	D1	8
13	REFB	D0	9
12	INT/EXT GND		1
11	RSEL CLK		10

图 3-4 ADS831 引脚分布图

ADS831 是 8 位模数转换芯片，输入输出采用单端/差动输入、具有内部基准和可编程输入范围的特性，采用 CMOS 工艺，内部带有取样保持电路，采用 20 引脚的 SSOP 封装。由于采用了六个内部阶段构成的流水线转换器体系结构，因此具有极高的采样速率（高达 80MSPS）和转换速度^[34]。ADS831 采用 +5V 单电源供电；单端电压输入范围在 1.5V~3.5V；功耗低至 275mW；DNL 误差在 0.35LSB；可编程模拟输入范围为 1V_{p-p}/2V_{p-p}；可选用内部或外部基准电压。

ADS831 参数性能合适，可满足如数字电视、高速数据变换等方面应用，ADS831 满足本系统的需求。

3.3 DSO 模拟通道分析与设计

DSO 作为测量仪器，被测信号可能存在多种形态，如直流、交流，或者二者的叠加；频率从直流到 1.5MHz；信号幅度在 0 伏至两百伏。各种信号必须经过模拟通道（由 AC/DC 耦合、高阻衰减电路、阻抗变换电路、压控放大电路等电路组成），才能由模数转换器进行采样，其目的就是要在不影响被测电路的情况之下，将被测信号调理成满足模数转换器要求，并且能在显示屏上观测。图 3-5 是模拟通道的结构框图，下面将按照信号走向，对各个部分的设计及工作原理，分别进行一定的说明。




图 3-5 模拟通道结构框图

3.3.1 前向信号调理电路

前向信号调理电路主要包括耦合、衰减、阻抗变换、压控放大等五部分组成，其设计如图 3-6 所示。




图 3-6 DSO 信号调理电路

由于被测信号的类型（AC、DC、AC 与 DC 的叠加）是未知的，因此信号一经捕获就需要进行耦合，而耦合方式是根据输入信号的类型来决定是进行直流耦合，还是进行交流耦合^[35]。此处设计的耦合方式的切换是通过继电器的触点控制来实现的。继电器触点的控制，是由主控芯片发出的控制信号经过驱动电路放大后，通过继电器的线圈进行控制实现。

被测信号的幅度从十几毫伏到几百伏的范围。然而示波器本身所承受的电压范围是有限的，特别是数字示波器，它采用的 A/D 转换器一般要求最大输入信号电压为 5V。为保证示波器正常工作，必须对大信号进行衰减。

衰减时为避免信号畸变，通常采用电阻电容分压器。衰减电路的阻抗必须设计得足够高，才不至于影响被测信号原电路的工作状态。所以，衰减器在设计中要考虑：幅值调节范围足够宽，频率范围广，分压系数准确，以及输入阻抗大。当信号太大时由衰减器（ $\div 1$ 、 $\div 10$ ）电路进行衰减，当信号较小时，信号直通。设计中通过继电器触点的动作，进行信号衰减与否的切换。

继电器触点动作由主控芯片发出的控制信号经过驱动电路放大后实现。

为了减小对被测电路的影响，电路中增加了阻抗变换电路。电路选用以 OPA656 运放为中心构建的电压跟随器。由于其高输入阻抗和低输出阻抗，电路的电压传输系数为 1，从而实现了阻抗转换。OPA656 具有超宽频带、单位增益稳定等特点，在高速、低噪声电路中非常出色。

为了保护运放，加入了由 BAT54S 构建的钳位电路，限制 OPA656 构建的电压跟随器输入电压约 $\pm 5V$ 。BAT54S 是串联肖特基二极管，采用 SOT-23 封装，其正向电压最大 320mV，最高反向电压 30V，平均电流 0.2A。

前置放大电路的作用是将输入的小信号放大。对该信号放大电路的要求包括带宽要宽，失真小，增益稳定^[36]。设计该系统的考虑因素是可控增益放大器，在器件上选用 VCA822。VCA822 带宽达到 150MHz，输入噪声 8.2nV/ $\sqrt{Hz}$ 。在直流电压作用下，该器件可提供的基本增益计算如下。

$$V_{out}/V_{in} = (R_f/R_g) V_g + R_f/R_g - R_f/R_i \quad (3-1)$$

式中， V_g （2 引脚）是控制电压输入，由 DAC（数模转换器）的输出端模拟信号实现。信号通过压控放大电路输出送至下级电路，与直流偏置电路的信号进行线性叠加。

直流偏置是通过 AD8065 构建的加法器实现。在图 3-5 中， V_{in} 为压控放大后的信号， V_c 为叠加电平，叠加电平是 DAC 的输出端模拟信号。从图中可以看出：

$$(V_c - V_{in}) / R_{39} = (V_{in} - V_{out}) / R_{38} \quad (3-2)$$

$$V_{out} = 2V_{in} - V_c \quad (3-3)$$

通过改变 V_c 的值来改变偏置值，从上述式子我们可以看出，输出电压是输入电压的 2 倍那么大，这里就实现了信号的放大，在设置放大电路的放大倍数时，需要考虑到这一点。

AD8065 主要参数：高速 -3dB 带宽，145MHz；压摆率 180V/ μs ；低失调电压：1.5mV；高共模抑制比 -100dB；低噪声 7nV/ $\sqrt{Hz}$ （ $f=10KHz$ ），0.6fA/ $\sqrt{Hz}$ （ $f=10KHz$ ）^[37]。

同样，在输出端加入了 BAT54S，对输出信号钳位，保证输出至数据采集部分的电压在 $\pm 5V$ 之间。

3.3.2 DSO 触发系统设计

触发电路用于产生数字示波器的触发信号，包括基准电压产生电路、触发信号产生电路、线性运算放大电路、数字分配器等四部分，电路设计如图

3-7 所示。




图 3-7 DSO 触发电路

STM32 发出的数字信号通过数模转换器 TLV5618 转换成模拟信号。而 TLV5618 的信号转换仍受到 STM32 的控制,其转换所需的+2.5V 基准电压由 REF3225 将+5V 电源转换后提供。其中,设计中采用的开关电源是一个双 12 位电压输出 DAC,具有转换速度快,转换时间可编程调节等; REF3225 是低压差线性稳压器,它的精度达到 0.01%,温漂为 7ppm,低功耗,特别适合作精密电压基准。

TLV5618 输出的模拟电压与前向通道中汲取的信号(图中为 Trig)进行线性叠加。在进行叠加前,为实现阻抗匹配,Trig 信号需经过电压跟随器进行处理^[38]。该电压跟随器由运放 OPA354 构建。由于 OPA354 具有单位增益稳定,微分增益为 0.02%,微分相位为 0.09° 可以驱动大的输出电流,常用于高带宽的应用,此处非常适合。

另外,TLV5618 输出的模拟电压与 Trig 的线性叠加,主要通过集成运放实现。电路要实现的线性叠加包括 A 通道的叠加和 B 通道的叠加。叠加电路是典型的减法运算放大器。比如 TLV2771 将 VTrig_OUTA 与 Vtrig 进行线性叠加。其输出电压 V_o 通过下式计算。

$$V_o = (V_{i1} - V_{i2}) R_f / R_1 \quad (3-4)$$

其中：\$V_{i1}\$ 为 \$V_{Trig_OUTA}\$；\$V_{i2}\$ 为 \$V_{trig}\$；\$R_f\$ 为 \$R_{46}\$；\$R_1\$ 为 \$R_{47}\$。

通过计算得出

$$V_o = (V_{Trig_OUTA} - V_{trig}) R_{46} / R_{47} \quad (3-5)$$

$$V_o = 40 (V_{Trig_OUTA} - V_{trig}) \quad (3-6)$$

使用在 CD74HC4052 (双通道四通道模拟多路复用器/多路复用器)，触发水平是由程序控制的选择，模拟信道发送到 FPGA，和 FPGA 的触发器进行控制。

3.3.3 辅助电路设计

辅助电路部分主要负责两个信号的产生：调理电路中压控放大器输入控制电压的产生与直流偏置信号的产生，由图 3-8 所示的电路实现。




图 3-8 DSO 直流偏置产生电路

2.5V 基准电压仍由低压差线性稳压器 REF3225 提供^[39]。该电压在接入下级电路时可能会出现阻抗不匹配的问题。为解决此问题，引入集成运放 OP07 构成的电压跟随器，最终为下级数模转换电路提供基准电压。

集成运放 OP07 具有低噪声，输入失调电压低（最大 25 μV），输入偏置电流低（±2nA）和开环增益高（300V/mV）的特点，最常用的场合是高增益场合以及放大微弱信号的场合。OP07 采用双电源供电，不需要额外的调

零措施。

TLV5618A 构成的 DA 转换电路，其基准电压由 U2 输出提供。主控芯片发送数字信号过来，通过 TLV5618A，将其变为模拟信号。分别输出至由 OP37 构成的运放电路中（U9、U10）。

U9 部分电路负责将 DA 转换值与 2.5V 基准电压线性耦合，同时输出到压控放大电路，实现程序可调的信号放大；U10 部分电路将 DA 转换值进行线性放大，输出到直流偏置电路，通过 AD8065 进行线性叠加，送至下级电路进行数据采集。

3.3.4 DSO 数据采集电路分析与设计

系统中，经前向通道调理后的模拟信号，由模数转换器 ADS831 进行数据数据采集^[40]。电路设计如图 3-9 所示。




图 3-9 DSO 数据采集电路

ADS831 的转换结果送到 FPGA 的数字电路中，进行进一步处理。ADS831 的输出逻辑驱动引脚（Pin 20: VDRV）上可引入+5V 或+3V 的电压，此时 ADS831 产生与输出逻辑驱动引脚相对应的逻辑电平，从而与选定的逻辑系列直接接口。考虑到数据采集与 FPGA 芯片的电平匹配，在此处直接使用 +3.3V 的逻辑电源。+3.3V 的逻辑电源，由 LM1117-3.3V 电源转换芯片将 5V 电源转换后得到。同时，数据采集转换时钟由 FPGA 提供。根据 ADS831 的特性，此处+3.3V 的电压选择，有利于降低输入振荡，减小电源线上的电涌。由于 ADS831 的最高采样频率达到了 80MHz，在信号输入和电源部分需考虑加入一定的电容抑制干扰。

3.4 FPGA 逻辑硬件分析与设计

FPGA 逻辑硬件主要完成数字电路部分功能，其主要任务包括：

(1) 测量被测信号的频率值，然后发送给 STM32 进行显示，发送时采用 RS232 通信协议；

(2) 将测出的被测信号频率值进行比较，产生高/低速触发通道的切换信号，该信号送至 STM32 并进行下一步处理；

(3) 通过倍频器将 FPGA 的系统时钟进行倍频处理，将该频率与测频电路测出的频率值进行比较，产生数据采集电路的时钟信号；

(4) 对 RAM 的操作，主要包括了高速采集电路采集数据的写入，以及将其读出送至 STM32 进行下一步处理。对双口 RAM 的写入过程中，由 STM32 发出控制标志，通过预触发电路产生写使能控制信号，配合写入数据地址信号，该操作可以将高速 AD 采集的数据写入 RAM 中；STM32 发出的读取时钟送至 RAM，同时产生读数据地址信号，对 RAM 进行读操。

根据上述需求，FPGA 逻辑硬件结构如图 3-10 所示。




图 3-10 FPGA 逻辑硬件结构图

通过分析，在 FPGA 逻辑硬件电路中需要集成 RAM、采样产生模块、频


率测量模块、触发控制模块等。上述模块中，有部分可以在 LPM（参数可设置模块库）中以图形或硬件描述语言的方式，通过适当的参数设定调用；有部分需要通过 Verilog 硬件描述语言进行设计、综合。将设计成功的各个模块，以 Verilog HDL 进行调用。典型逻辑硬件模块设计，如下所述。

3.4.1 数据存储电路（双口 RAM）分析与设计


由于数模转换器采样得到的数据在采样时钟的作用下，随被测信号的变化而变化。为了再现高速变化的被测信号，本文设计了一个双端口的 RAM，通过该双口 RAM，将每次采集的数据进行缓冲。双口 RAM，要求其存储速度快，能数据共享，读写时间最快达到十几纳秒，配备两套独立地址、数据和控制线。内部通过访问仲裁控制，访问仲裁逻辑控制需提供对同一地址单元访问的时序控制。根据 AD 转换结果及系统特点，通过 Quartus II 的 LPM 定制一个 8 位 4KB 存储容量的双端口 RAM。

通过直接调用“RAM: 2-PORT”，其参数设置分别有：一组读/写端口；4096 字；8 位；读、写时钟分开；其余采用默认值。


RAM 模块 LPM 调用的参数设置，综合后的符号及其寄存器传输级（Register Transfer Level，即 RTL）结构，如图 3-11 所示。



(a) LPM 调用 RAM 及参数设置



(b) RAM 的逻辑符号



(c) RAM 的 RTL 结构示意图

图 3-11 RAM 设置及其模块结构

3.4.2 倍频器分析与设计

由于系统时钟由 20MHz 有源晶振产生的时钟信号,而 AD 采样需要一个 100MHz 的时钟信号;在进行频率测量的时候,需要一个 1MHz 的频率^[41]。因此需分别设计一个倍频器、分频器以满足系统需求。其电路图符号如图 3-12 所示。




图 3-12 倍频模块与分频模块的逻辑符号

倍频、分频电路设计,直接利用 Quartus II 的 LPM 功能实现锁相环 ALTPLL 的调用。由于 FPGA 的系统时钟为 20MHz,因此,倍频器在参数设置时倍频系数为 5,分频器在参数设置时倍频系数为 0.05,其它参数使用默认值,可得到系统需要的电路模块。

3.4.3 测频电路分析与设计

测频电路主要是将待测信号的频率值测量出来并输出。电路图符号如图 3-13 所示。




图 3-13 测频模块

在进行频率测量前,需进行消抖,具体在时钟信号下降沿进行几次非阻塞赋值(综合后为 D 触发器),通过与门输出为本电路最终的待测信号。将系统时钟引入电路,通过分频器(20 分频)得到标准信号。使用计数器,对

频率进行测量。控制的时候，分别设计一个复位引脚（下降沿有效）和使能控制引脚（下降沿更新频率，上升沿读取频率）。生成的同时，在进行测量时，采用等精度法测量频率。

3.4.4 数据发送

FPGA 中设计的电路产生的各项数据，最终要返回至 STM32。考虑到数据传输速度与 STM32 的速度要匹配，需要进行适当的“降速”。这里主要设计通过串口进行行数据传送，具体采用 RS232 的通信协议^[42]。该电路的电路符号如图 3-14 所示，其 RTL 结构如图 3-15 所示。




图 3-14 通信模块逻辑符号




图 3-15 通信模块 RTL 结构图

传送数据的波特率设计为 115.2Kbps，包括了起始位、数据位、停止位等。设计三个子电路：commun（通信）、generate_data（数据生成）、speed_select（波特率控制）进行连接，并封装，就得到了数据发送电路。

3.4.4.1 数据生成电路

在进行数据通信以前，需要进行数据的缓冲处理。因此电路将输入的频率进行计数，输出为频率值，同时产生一个标志位，用于表示数据已经准备好，可以进行下一步处理。其综合后生成的电路符号如图 3-16 所示。




图 3-16 数据生成电路

该电路在工作时，通过 8 位数据端口将测出的信号频率值输出，设计数据传输时间间隔为 1s。由于系统设计的测频值有限，电路中预计的是 41 位寄存器进行存储，实际使用时不足 32 位，取 32 位，对比数据输出端口的 8 位，需要分 4 段进行传送。

该逻辑电路在设计时，需要一个辅助寄存器（cnt25）对时钟信号进行加计数，计数范围为（0-19999999），当超限时，对标志位（flag）置位，以产生一个周期为 1s 的时钟信号。另外设计一个辅助寄存器（cnt16），在标志位 flag=1 期间，进行自加 1 计数。同时，将输入的频率值（取低 32 位），分为 4 段，每段 8 位，每次由高位开始，依次分段输出。当有数据输出时，产生一个高电平，由 sd_flag 输出。

3.4.4.2 波特率控制电路

波特率控制电路的主要作用是产生 115.2kbps 的波特率。系统时钟 20Mhz 是需要产生的波特率的 173.6 倍，因此需要设计一个计数器完成 0-173 的计数，从而产生需要的波特率。另外，波特率是在时钟信号的上升沿、复位信号的下降沿和波特率启动信号共同作用直接或间接触发下生成。综合后生成的电路符号如图 3-17 所示。




图 3-17 速度控制电路

3.4.4.3 通信电路

该电路还是在系统主时钟下工作,端口设计主要考虑前端信号控制信号、输入数据等。电路首先收到允许传送数据的,同时接收信号时,将接收到的数据从输出端输出,当开始接收数据;数据接收完毕,收到 TLV5618A 是双 12 位电压输出 DAC,具有转换速度快,可编程调节转换时间等特点。由它构成的 DA 转换电路如下图,基准电压由 U2 输出提供。主控芯片发送信号,通过 TLV5618A 工作,得到模拟电压。分别输出至有 OP37 构成的运放电路中(U9、U10)。




图 3-18 通信电路

3.4.5 FPGA 综合电路

主控芯片发出的控制信号默认是高电平。当该控制信号产生一个下降沿时,即表示触发到来,然后再往 RAM 中写入 4096 个数据(RAM 的大小是 8192)^[43]。在将 4096 个数据写入 RAM 后,写入使能控制信号将置零,不再往 FIFO 里面写数据。STM32 需要检测读信号标志,通过判断其是否为 1,以确定是否可以读数据。另外,STM32 需要发出读 FIFO 的时钟信号,通过发出一系列时钟信号,在每一个上升沿读取 RAM 中存储的数据,将 8192 bytes 读取完。结束后把主控芯片发出的控制信号拉高。电路设计后,各子电路调用后的布局布线见附录 5。

3.5 人机交互电路分析与设计

本设计中,系统向用户展示测出的波形,用户需要对待观察波形进行参数调整与设置,因此需要一个人机交互界面,满足需求。该部分设计了一组 TFT 液晶触摸屏和一组独立式按键控制电路。

3.5.1 TFT 液晶显示及控制组件

TFT 液晶显示屏是薄膜晶体管型液晶显示屏。它是通过薄膜晶体管来驱动液晶的各个像素点。薄膜晶体管发出的点脉冲精确控制每个像素，其节点相对独立且可以连续控制^[44]。这样，显示速度大大提高了。同时，由于屏幕颜色的准确显示，屏幕的对比度和亮度都有了很大的提高。显示效果接近 CRT 显示器，实现所谓的“真彩色”。由于系统面向用户的特点，TFT 液晶显示器使用 3.2 寸，分辨率位 240×320 的 26.5 万色 TFT 面板。

这类液晶的驱动芯片比较丰富、成熟。在这里，我们选择了 TFT LCD 驱动控制器 SSD1289，集成内存，电源电路，门驱动器和驱动源。

SSD1289 的接口时序如下图所示，从图中可以看出，为了时序匹配，在显示的数据前插入了一个盲读数据。




图 3-19 SSD1289 的接口时序

3.5.2 触控组件

触控模块采用 XPT2046，这是一个触摸屏控制器。它的内部集成了 A/D 转换器（分辨率 12 位，转换速度 125KHz）；数据接口采用串行方式；I/O 接口支持 1.5V—5.25V 的低电压。其典型工作时序如图 3-20 所示。




图 3-20 XPT2046 时序图

从 XPT2046 的时序图可以看出，处理器与转换器之间的通信需要 8 个时钟周期，SPI 同步串行接口可以采用。该控制字节包括了起始位 S，多路选择器通道选择位 A2、A1、A0，模式选择位 MODE，参考电源模式位 SER/DFR 以及掉电与内部参考电压配置关系位 PD1、PD0。忙信号在紧随的第九个时钟周期发出。第 10-20 个时钟由 DOUT 引脚输出数据，差分模式开启；最后 4 个时钟周期紧随数据输出 4 个低电平(0)。最终 DOUT 电平被拉高。XPT2046 完成一次转换控制，需要 24 个时钟周期。


3.5.3 键盘电路

键盘部分作为备用组件，采用 4 个独立式按键构成。其通过高低电平切换对 STM32 输入控制信号。


3.6 供电电路分析与设计

电源电路的稳定性非常重要，它为整个数字示波器系统提供电能。系统工作所需的电压值有 +5V、+3.3V、+2.5V、+1.2V、-5V 四种。+5V 采用 Micro USB 接口，兼容市面大部分 +5VDC 电源适配器（将 220V 电源转变为 +5V 的直流电源，如智能手机电源适配器），可选择性大^[45]。+3.3 V 由 AMS1117+3.3

将+5V 的电压变换得到;+1.2V 采用 AMS1117+1.2 将+3.3V 的电压转换得到;+2.5V, 利用 AMS1117+2.5 变换+5V 的电压得到+2.5V 电压如图 3-21 (a) 所示。TPS60403 将+5V 的电压转换得到-5V, 如图 3-21 (b) 所示; 为了降低干扰, 还需要将模拟地与数字地通过 0Ω 电阻进行隔离。



(a) 5V 转换 3.3V、2.5V、1.2V 电路图



(b) -5V 转换电路图

图 3-21 电源电路

3.7 DSO 硬件抗干扰设计

本次设计的数字存储示波器属于中高频电路设计, 其最高工作频率达到 80MHz。在设计时遇到的最大难题就是电路板设计。怎样使得高频电路稳定的工作, 这既涉及到高速数字电路的设计技术, 还与电路板的设计有关系。

因为这是一个具体的物理实现的问题。高速系统中信号完整性问题是设计者不得不面对的实际问题。信号完整性是指信号的质量，是通过电路后的信号的质量。良好的信号完整性指的是信号在规定的时间内达到需要的电平且不失真。如果没有达到需要电平或者信号失真，那么成为差的信号完整性。系统设计中的多种因素都会引起差的信号完整性问题。接下来我们一起来分析讨论信号的完整性问题。

3.7.1 信号完整性分析

信号完整性问题主要指的是延迟、反射、串扰、时序、振荡等^[46]。

反射引起的原因是传输线路的阻抗不平衡引起的。反射电压有可能是正压也有可能是负压，这和阻抗的大小关系相关。反射是客观存在，不可避免的，在设计中我们只能尽量抑制反射，最重要的就是匹配电阻值的确定。

延迟的原因主要是由于线路上的等效电容和电感引起的。如果信号在数字上接通，电感或电容会引起延迟，而反射引起的振荡倒带使数据到达所需时间的接收端，从而导致接收误差。驱动过载、走线过长都会引起延时。

串扰是两条信号线之间的耦合问题，信号线之间的互感和互容导致了线上的噪声。当电路中两条走线距离太近，当其中一条走线有电流流过时，在另外一条走线耦合，此时会产生两个不同的噪声，即前向串扰和后向串扰。

后向串扰脉冲幅度可以近似看成常数，而脉冲宽度只和耦合区域长度有关。前向串扰的脉冲宽度恒定，和驱动的上升时间一致。脉冲幅度和耦合区域有关，两者成比例关系，耦合区域越宽幅度越大。




图 3-22 信号类型及解决方案

3.7.2 高速电路设计注意事项

系统的物理实现需要高速电路设计提供来保障，而线路的布局影响整块电路板的性能。所以，线路的布局在设计过程中占据重要的地位，下面就讨论几个重要的布局因素。

（1）线的长度

过冲和线的长度有关，因为芯片离得越近越不容易违反过冲规则，而芯片的距离又决定了线的长度，线的长度越长过冲越强。PCB 上平面层相邻的走线都可以看成是由多个微分电感串联和多个微分电容并联的电路^[47]。而导线的延长也表示电感和电容的增加，故过冲也就随之增加。

（2）连接次序

芯片的连接顺序也会影响电路的实现。过冲不仅仅和长度相关，也和芯片的连接顺序有关。连接顺序的不同使得各级的负载变化，由此产生的噪声也不相同，对各级的影响也会有所不同。所以在芯片布局时要充分考虑，式布局合理化。

（3）电源

电源对电路的影响要大于上述两点，甚至会决定整个系统是否成功。一般影响电源的因素包括：电源内阻和电流信号回流路径。

我们所接触的电路多数以低频电路为主，低频电路中的电源内阻主要就是指其电阻效应，此时电感的效应不明显。但实际上电感跟电阻类似，电感对电流的阻碍作用会随着频率的逐渐增加而增大。在这种情况下，若芯片急剧动作造成电源的瞬间电流变化量增大，电感形成较大阻抗作用会消耗大部分电压，此时芯片电压减小，工作电压不足，形成地弹^[48]。这对电路非常有害。在设计中通过将滤波电容添加在集成芯片的耗电引脚上，可以大幅度的降低电源内阻，从而避免地弹。

信号回流，必然选择阻抗最小的通道。低频时的电感感抗非常高，电流必然从电阻最小的路径流动；反之，高频时的电感阻抗非常小，电流会选择感抗最小的路径。在实际电路中采用自屏蔽的方法来维持低阻抗。

3.8 本章小结

本章根据技术指标要求，拟定系统结构。在设计实施过程中，首先对 DSO 的硬件系统性能进行需求分析，明确了系统所使用的核心控制芯片：

STM32F103VGT6 及 FPGA 中 Cyclone IV E 系列的 EP4CE10E22C8，然后分别对 DSO 的模拟通道、FPGA 的逻辑硬件、人机交互电路、供电电路等进行了分析、设计。其中模拟通道部分设计了信号调理电路、触发电路、辅助电路、数据采集电路等。另外，针对硬件设计中可能出现的干扰进行了分析，并着手进行解决。

4 手持式数字存储示波器软件开发

如果把硬件视为系统的躯壳，那么软件则是系统的灵魂。软件系统直接决定了硬件功能的实现。

4.1 系统软件总体结构设计

系统通过用户对示波器的不同操作，选择对波形信号的采集控制并进行数据存储；然后将各项数据投射到 TFT 液晶显示屏上。因此，系统软件总体结构设计如图 4-1 所示。




图 4-1 软件系统总体结构

整个数字存储示波器的软件系统主要是通过触摸屏、采集和处理数据、在 TFT 液晶显示屏上显示三个部分来完成的。系统采用开机即开始自动运行，初始化相应外设后，系统就做好准备，开始检测波形。系统处理器根据用户在屏幕不同位置的触碰，转化成为各种输入控制信号，进而发出控制命令，使数字存储示波器完成各项功能。包括自动/手动设置；手动模式下的触发方式的选择，水平位移和垂直位移等；自动模式下，自动追踪波形在合适区域显示，在指定区域显示信号频率、幅值等参数。数据采集处理完成对前向通道中模拟信号的采集。TFT 液晶屏显示是根据程序设定的区域，将采集的数据进行动态刷新，包括波形恢复，频率与幅值显示。

4.2 上电初始化主要工作流程

系统上电过程中，需要对 STM32 引脚配置的初始化，同时还要对各个接口器件初始化。如图 4-2 所示。




图 4-2 外设初始化流程图

TFT 液晶显示屏的初始化包括了引脚配置、屏幕亮度调整、横屏设置、控制命令初始化、显示清屏等。程序中通过一定的延时，达到主控芯片的时序，实现 TFT 的初始化。

触摸屏初始化主要是触摸屏主控芯片 XPT2046 引脚配置^[49]。

系统中使用的两个数模转换器 TLV5618，都是将主控芯片发出的控制数据转化成模拟信号，提供给其他模块做基准电压。结合系统硬件结构和功能要求，数模转换器的初始化包括引脚配置、使能控制信号（电平）配置；一个数模转换器提供控制电压放大倍数，另外一个提供迟滞比较器触发电平。

FPGA 初始化重点仍然在引脚配置上面，包括读数据端口、控制标志和读端口时钟等。

显示界面初始化主要通过 STM32 发布一系列绘图操作函数在 TFT 液晶屏上面绘制可视化界面。

4.3 数据处理及显示控制的流程

数据处理及显示部分程序的控制流程基本思路是：通过向 FPGA 发送操作标志和 RAM 的数据读取时钟，将 FPGA 中逻辑硬件电路 RAM 的数据读出，其次进行一定的数据处理与转换，然后根据波形大小进行必要的衰减控制，最后通过 TFT 液晶显示器进行刷新显示^[50]。其中，根据触发模式的不同，上述操作过程体现略有改变，具体如图 4-3 所示。




图 4-3 数据处理及显示控制的流程

4.3.1 STM32 读取缓存数据

STM32 读取 FPGA 中 RAM 的数据的操作流程，是根据 RAM 在设计之

初所确定的控制时序来确定的。其控制流程如图 4-4 所示。




图 4-4 STM32 读取缓存数据流程




图 4-5 波形数据超限处理流程

首先，STM32 对 FPGA 中集成的数字电路发出一个下降沿（将电平拉低即可）；随后开始等待 FPGA 相应（接收允许读取信号），响应后进入连续读取数据状态。STM32 发出读 1 字节数据的信号（允许读取），紧跟着开始读出数据并存入一定地址空间；同时，对读出的数据进行超限处理（超过液晶显示器的显示边界）；然后发出停止读取 1 字节数据信号，此过程经历 4096 个循环^[51]。所有数据完全读出后，STM32 发出结束信号（控制引脚电平拉高），结束读数操作。

4.3.2 波形数据超限处理

当从 FPGA 读出的数据，进行处理转换后，如果超出了 TFT 液晶显示屏的显示范围，则需要进行调整，不然会对即将显示的波形造成影响。这部分控制流程比较简单，如图 4-5 所示。

4.3.3 STM32 接收 FPGA 数据操作流程设计

在系统设计中，STM32 向 FPGA 中的数据读取操作，需要等待 FPGA 中的数据准备好以后才可以进行，如果采用查询方式，将使系统等待时间过长，运行不流畅。因此采用中断操作是可以提高系统实时处理效率，提高系统运行的流畅度^[52]。

读取 FPGA 中的数据主要包括 RAM 中的缓存数据，以及与之对应的实时频率值。设计时，首先由 STM32 发送数据读取标志，其次等待 FPGA 中相应逻辑硬件模块发出数据准备就绪的响应，然后分别刷新波形和频率值，最后将 STM32 对 FPGA 的操作标志进行复位，为下一次操作做好准备。具体操作流程如图 4-6 所示。




图 4-6 FPGA 数据读取操作流程

4.4 触摸屏控制中断操作流程

触摸屏输入的实时状态读取采用中断操作,将大幅度提高系统的流畅性。当系统响应触摸屏的输入中断时,首先获取触摸屏的输入坐标值,其次对该坐标值进行一定的调整计算,然后对照屏幕设定的各个坐标区域,分别进入各项参数设置,如交直流耦合、触发方式、水平与垂直分辨率、AUTO、触发模式、触发电平等,如图 4-7 所示。




图 4-7 触摸屏控制流程

4.5 软件抗干扰设计

抗干扰软件的使用的前提是系统中的别的程序不会受到抗干扰软件的影响而失去原有功能。在进行软件抗干扰设计时，应该在满足系统控制功能的情况下，尽可能提高软件的可靠性。由此，采用了下面几条抗干扰措施。

（1）数字滤波

在早期的数据采集系统中，通常采用模拟滤波器来完成滤波功能，消除干扰信号。如果采用数字运算和控制功能来实现滤波，则可以实现模拟滤波器的类似功能，即数字滤波^[53]。

（2）数字信号输出的软件抗干扰

数字输出信号在设计时考虑到错误信号的干扰，采用统一数据多次输出的方法来避免干扰。且同一信号之间的重复周期设置很短，这样，在系统对干扰信号还没有走出反应，下一个正确信号又到来了，用以避免错误动作的发生。

（3）程序运行失常的软件抗干扰

如果系统受到干扰，造成程序跑飞，常常采用以下的方法引导系统复位。

①指令冗余

当系统受到干扰后，引起程序混乱的原因之一是可能将一些操作数误认为指令码来执行。所以在设计中加入了一些条件判断、转移指令等来控制程序的正确轨道。另外还可以某些重要指令前加入空语句，确保指令被正确执行。

②软件陷阱

冗余指令的使用并非万能，比如跑飞的程序可能落到中断向量区。这时我们可以在中断向量区设置阻拦，让程序掉入软件陷阱，通过软件陷阱将程序引入正轨。所谓软件陷阱，就是一条转移指令将的程序引向一个指定的地

③看门狗(WATCHDOG)

如果程序进入到死循环，程序运行监视系统发挥作用，解决此时冗余指令、软件陷阱失效的情况^[54]。WATCHDOG 能及时检测到死循环并能使系统复位。

4.6 本章小结

本章根据 DSO 使用时的操作流程，拟出了系统软件总体结构。通过逐步

分解，分别设计出 STM32 读取缓存数据、波形数据超限、FPGA 数据读取、触屏控制等操作流程及控制代码。根据数据流向的过程，将其中的 FPGA 数据读取、触屏控制放在了外部中断控制中，在本章最后，提出了软件抗干扰设计的方法。

5 系统测试

系统的设计完成，制作完成以后，接下来对系统进行测试。首先通过对各部分电路进行单独调节使之工作在最佳状态，测试各项性能指标。然后使用 Quartus 将最终代码通过 ByteBlaster 写入 FPGA 芯片；使用 Keil 将程序目标文件通过 JLink 组件写入 STM32 芯片，完成整个设计。

5.1 测试方案

进行系统测试时，将先从硬件方面测试再从软件方面进行测试。硬件部分测试主要采用数字万用表进行电路电压测量；使用核心电路板、示波器、函数信号发生器、直流稳压电源以及 ISP 仿真器、IAP 仿真器等进行综合测试。其中，测试用的数字存储示波器为 Tektronix 公司的 TDS1012。软件部分主要采用 Quartus II 9.0 集成开发环境，Keil uvision5 集成开发工具。

具体在测试时，分别对 FPGA 的部分电路模块及综合后的电路进行测试；对液晶触摸屏部分进行测试；对模拟通道进行测试；对数据采集模块进行测试。最后将程序下载至 STM32，进行综合测试。

5.2 测试方法与过程

5.2.1 RAM 的调试

由于数据采集模块的控制比较复杂，数据传输量大，传输速度快，对代码的要求比较高，因此使用了宏功能模块设计了一个先进先出的 RAM^[55]。由于宏功能模块中的函数已经经过严格的测试和优化，因此，RAM 在调试的时候，只需要验证参数设置是否合理，是否满足系统需求等条件即可。下面主要对 RAM 进行了功能验证。

LPM 调用生成 RAM，经过综合之后生成硬件电路的网表，使用 Quartus II 9.0 自带的波形仿真器进行功能仿真。首先建立波形文件；其次通过 Node finder 添加观察信号；然后为观察信号添加激励；最后生成 Generate Functional Simulation Netlist，同时开始仿真。

遵循上述过程，RAM 在进行功能验证的过程中，添加激励时，需要考虑各信号的功能。这里设计数据通过 data 端口，在写使能置一（wren=1）、写时钟下降沿（wrclock↓）的共同作用下，数据分别写入 wraddress 所提供的地

址，此时无数据输入。当停止写入时（写使能 $wren=0$ ，写时钟 $wrclock=0$ ），系统在读时钟的控制下（ $rdclock$ 的下降沿），将依次写入的数据通过输出数据端（Q 端）输出，如图 5-1 所示。




图 5-1 RAM 功能测试

使用同样操作流程，对倍频器、分频器进行功能测试。测试时，输入信号均为系统 20MHz 的频率，倍频器输出为 160MHz，分频器输出频率为 1MHz，符合系统设计要求。其时序分别如图 5-2、5-3 所示。




图 5-2 倍频器功能测试




图 5-3 分频器功能测试

5.2.2 TFT 液晶显示/触摸屏测试

本设计的 TFT 液晶显示器显示像素点为 320×240 ，使用 SSD1289 作为其显示控制芯片^[56]。触摸屏是利用 XPT2046 控制芯片。这部分驱动电路解决方案相对成熟，各生产厂家（二次加工企业）已将显示屏和触摸屏集成在一起，均会提供主流控制芯片的接口方案和驱动代码。因此，在设计验证时，只需要验证驱动代码、显示屏是否有亮点（坏点）以及触摸屏能否正常工作即可。

下图是根据生产厂家接口解决方案以及提供的驱动代码，设计的一段显示屏检测和触摸屏实时跟踪显示的一段小程序下载运行后的效果图。通过屏

幕观察及坐标测量显示，液晶显示屏正常，触控屏工作正常且灵敏度高。




图 5-4 TFT 液晶触摸屏测试图

5.2.3 模拟通道的测试

STM32 通过发送电平信号，控制继电器 K1 的吸、合，实现耦合方式的切换；控制继电器 K2 的吸、合，实现衰减倍数的转换。调试的时候，通过外部施加控制信号至 K1、K2，再逐一观察、比较模拟通道中各个单元电路的输出波形，在波形调试正常以后，再与其它电路进行联调，从而确保系统的正常工作。

5.2.4 数据采集模块的测试

数据采集模块的核心器件为 ADS831。该部分电路外围器件少，调试比较容易。并且 ADS831 的采样频率最高达到了 80MHz，采样时钟工作范围广，在施加待测信号时，可以采用逐步增加信号频率的方式测量输出的数字量。需要注意的是，ADS831 采用单电源 5V 供电，另外 VDRV（20 引脚）接入的是 +3.3V 的电源，其输出数字量应该是 3.3V 的电平系列。对结果的观察，可以使用示波器（如果有波形输出，说明 ADS831 工作正常），或者使用逻辑分析仪观察。

5.3 整机测试

将函数信号发生器提供的测试信号，分别送入本系统和 TDS1012。在相

同条件下,将本设计系统测量的结果与数字存储示波器测量的结果进行对比,具体如下表所示。

表 5-1 示波器参数测量对比表

序号	函数发生器	数字存储示波器 TDS1012	本设计参数	波形显示
1	正弦波: 10.055KHz 峰值: 5.5V	正弦波: 10.055K 峰值: 5.52V	正弦波: 10056Hz 峰值: 5561mV	平滑
2	三角波: 10.055KHz 峰值: 5.5V	三角波: 10.055K 峰值: 5.56V	三角波: 10054Hz 峰值: 5401mV	平滑
3	方波: 10.055KHz 峰值: 5.5V	方波: 10.055K 峰值: 5.56V	方波: 10056Hz 峰值: 5639mV	纹波较大
4	正弦波: 10.055KHz 峰值: 7.45V	正弦波: 10.055K 峰值: 7.45V	正弦波: 10050Hz 峰值: 7455mV	平滑
5	正弦波: 10.055KHz 峰值: 8.3V	正弦波: 10.055K 峰值: 8.30V	正弦波: 10052Hz 峰值: 8291mV	平滑
6	正弦波: 10.055KHz 峰值: 12.2V	正弦波: 10.055K 峰值: 12.20V	正弦波: 10051Hz 峰值: 12168mV	平滑

上表中,第 1-3 组数据是函数信号发生器输出 10.05KHz、5.5V 峰值时的正弦波(如图 5-5、5-6、5-7 所示)、方波(图 5-8)的波形信号对比。第 4-6 组数据是函数信号发生器输出 10.05KHz 正弦波,逐步增加信号峰值时(图 5-9),数字存储示波器与本设计所测量峰值的对比。



图 5-5 函数信号发生器输出信号




图 5-6 本设计测量正弦波波形




图 5-7 数字存储示波器测量波形




图 5-8 本设计测量方波波形




图 5-9 峰值 8924mV 时本设计测量正弦波波形

保持函数信号发生器输出正弦信号的频率不变，调低其峰值，至 280mV 左右时，测量波形与数字存储示波器的基本一致，当信号低至 25mV 左右时，纹波比较大，测出数据为 20mV，误差开始变大。

保持函数信号发生器输出正弦信号的峰值不变，调高其频率，当频率输出超过 1.6MHz 左右时，系统读不出信号频率，但是仍能显示出波形，继续调至 2.19142MHz 时，波形出现离散状态。此时切换至三角波和方波，离散状态仍然明显。继续调节频率至低频 1.39Hz 时，调试用的数字示波器不能稳定的还原信号波形，同时无法读出信号频率（屏幕显示值<10Hz），而本系统仍能准确还原波形，但是读出信号频率误差略大（1Hz）。此时切换为三角波和方波，本系统设计仍能稳定准确的还原波形，受限于系统设计，此时刷新延时约 2 秒左右。

5.4 本章小结

根据前述章节的设计结果，本章进行了综合，分别将控制代码下载进控制芯片，并进行测试。测试前，拟定了测试方案。具体测试过程中，首先通过设定的电压观测点对印制电路板进行电压测量，没有问题后，再将主控电路接入，进行硬件功能测试。测试时，使用了函数信号发生器产生标准信号，分别进行波形、峰值频率等的调节，同时与标准仪器 TDS1012 进行比对，验证了系统设计的正确性，参数基本符合设计要求。

结 论

本课题综合采用了 STM32 嵌入式控制技术、电子 EDA 设计技术, 利用 FPGA 设计测频、RAM 等电路, 使用 STM32 进行嵌入式控制, 同时结合硬件电路, 完成了本次手持式数字存储示波器的研究。该系统主要功能通过设计得到了实现, 并且在系统运行时序、速度、稳定性等方面表现出较强的优势, 同时, 本系统具有可扩展性。本次设计的主要内容包括以下几个方面。

(1) 系统整体方案的确定。本次设计针对的用户群体主要是学生, 根据他们的使用特点, 在主控芯片、整机成本、整机体积、数据处理与分析、测量精度、液晶屏大小、交互式体验(触摸控制)等方面的选择与确定进行了综合平衡。

(2) 主控芯片(STM32)软件设计包括系统初始化、数据显示、波形显示、触摸屏控制和数据处理。

(3) 为减少数字集成电路, 在系统设计中使用了 FPGA, 提供系统的集成度。在 FPGA 中分别设计了数据缓存(RAM)、时基电路、采样频率、触发电路、频率测量、峰值检测、接口速度控制等电路。

(4) PCB 布局布线。本设计系统频率高(最高可达到 80MSPS), 因此在器件布局及布线时, 要保证系统在高频率下稳定工作。另外, 为了提高抗干扰能力, 对电路板进行了大面积敷铜。

(5) 调试采用了由局部到整体的手段, 逐层分析、测试, 最终也进行了系统整体测试, 各项技术指标基本上达到了系统要求。

由于面向的用户群体为学校的学生, 考虑到使用环境等因素, 系统在研发设计时, 在综合系统性能及成本等因素的情况下, 选择的主控芯片配置相对较高, 预留了部分接口, 这也为后续进行系统优化, 打下了基础。特别是软件设计中, 仍可利用一定的算法提高系统稳定性、关键参数等。综合后, 设计中仍有以下几点可以进行优化和改进。

(1) 增加无线 WiFi 模块, 同时开发手机 APP, 实现数据共享。例如, 针对教学使用, 手机 APP 分为教师端与学生端, 可以实现师生同步测量, 数据同步分享, 波形同步演示等。

(2) 可以通过 FPGA 芯片的制造商 Altera 公司提供的各种 IP 核, 进行二次开发, 丰富示波器功能, 适合更多的测量场合。

(3) 可以将示波器的触发功能丰富至外触发等。

(4) 可以通过 FPGA 芯片, 增加存储深度。

致 谢

总是辛苦的工作才能获得丰厚的回报，长达一年半的毕业论文写作工作就此要告一段落了，各种感受涌上心头。此时，我首先要衷心感谢我的导师周金治副教授，没有导师的督促，没有他给我的论文提供的诸多宝贵的意见，我的论文不可能完成。周老师不仅仅是我的老师，也是我的朋友，为我今后的学习、工作和生活树立了良好的榜样。

再接着，我要感谢在研究生学习过程中的所有任课教师，是他们给我传授知识，教会我如何学习如何实验如何写作，他们给予了我很大支持和帮助。我记得一位老师，曾经在一个风雨交加的夜晚，仍面不改色的为我们传道授业，不仅仅在学识上让我们佩服，在人品上也让我们折服。

还要感谢何玲燕老师在工作学习的帮助与照顾，为我们及时传达各种信息，让我顺利的完成论文工作。

感谢学校、感谢同学、感谢父母，感谢。

参考文献

- [1] 王水鱼, 李德昌. 国外示波器的发展现状与趋势[J], 国外电子测量技术, 1999(1): 3-5
- [2] 李宛州, 沈义民. 数字示波器发展动态[J], 信号处理, 1996(4): 378-383
- [3] 王若岩, 李梦佳. 浅谈示波器的发展史[J], 中国电子商务, 2014(10): 70-70
- [4] 孙建凤. 数字存储示波器的原理、特点及发展动态[J], 宇航计测技术, 1996(6): 52-61
- [5] 符晓明. 数字存储示波器特性及其应用要点[J], 软件工程, 2011(5): 26-28
- [6] 贾春霞, 张洪艳. 数字存储示波器现状初探[J], 仪器仪表用户, 2005, 12(1): 6-7
- [7] 李学义. 现代数字存储示波器的发展与应用[J], 国外电子测量技术, 1998(3): 34-35
- [8] 杨艳霞, 刘建军. 示波器频带宽度的测量不确定度[J]. 工业计量, 2006, 16(5): 35-36
- [9] 于卫平, 毕鹏. 示波器带宽检定的测量不确定度评定探讨[J]. 计量与测试技术, 2011, 37(3): 78-80
- [10] 何敬银, 李会平. 基于 FPGA 的便携式数字示波器的设计与实现[J]. 青岛大学学报 2013, 28 (3): 33-35
- [11] 李璐, 李腾飞, 李飞飞. 基于单片机和 FPGA 的数字示波器的设计[J]. 电子设计工程, 2019, 19 (18): 78-81
- [12] Analog Devices, Inc. 8-Bit, 40/80/100 MSPS Dual A/D Converter[R/OL]. USA: Analog Devices, 2004. <http://www.analog.com>.
- [13] Innolux Display corporation, Inc. LCD Module Specification[R/OL]. Taiwan, China: Innolux Display Corporation Inc, 2008. <http://www.BDT1C.com/INNDLUX>
- [14] 孙盛坤, 丁吴, 宋杰. 基于 FPGA 和 TFT 彩屏液晶的便携示波器设计[J]. 电子设计工程, 2011, 19(4): 158-161
- [15] 李世文, 潘中良. 数字存储示波器中触发电路的 FPGA 设计与实现[J]. 中国仪器仪表, 2009(3): 68-71
- [16] 孙盛坤, 丁吴, 宋杰. 基于 FPGA 和 TFT 彩屏液晶的便携示波器设计[J]. 电子设计工程, 2011, 19(4): 158-161
- [17] 何鹏. 基于 FPGA 的高速数据采集系统[J]. 科技信息, 2010(11): 96-97
- [18] 郑元. 数字示波器技术指标参数设置对信号波形的影响[J]. 考索·探微 2015

- (4): 201-202
- [19] 李彬, 赵辉. 数字示波器的优点和使用注意事项[J]. 科技传播, 2012, 8(下): 172-173
- [20] 邢立冬, 王连民. 基于 SOPC 的数字示波器设计[J]. 现代电子技术, 2012, 35(6): 189-194
- [21] 显鹏, 彭力, 何小龙. 基于 FPGA 的数字示波器设计研究[J]. 现代商贸工业, 2009(18): 327-328
- [22] 张雅珍. 基于 FPGA 和 ADS830 的数字示波器设计[J]. 电子测量技术, 2009(10): 121-124
- [23] 申礼斌, 李立欣, 冯浩. 基于 SOPC 的便携式数字示波器设计与实现[J]. 2014, 22(18): 65-68, 73
- [24] 贾楠, 许金. 基于 STM32 与 FPGA 的数字示波器设计[J]. 2014(6): 55-56
- [25] 程言奎, 李英, 白瑞林, 等. 基于 ARM9 的嵌入式数字示波器参数测量模块的设计[J]. 计算机测量与控制, 2008, 16(12): 1822-1824, 1835
- [26] Mota H O. Vaseoneelos F H. A partial discharge data acquisitionsystem based on programmable digital oscilloscopes[A]. IEEE In—strumentation and Measurement Technology Conference[C], 2001, 2: 994-999
- [27] 王国杰, 张惠, 贺洪江. 基于 uC/OS-II 的数字示波器系统设计[J]. 自动化技术与应用, 2007, 6: 68-70:
- [28] 赵琪, 田书林. 100MHz 数字存储示波器的软件设计——参数测量与人机交互功能的实现[D]. 电子科技大学. 硕士学位论文. 2011. 32-33
- [29] 缪亚林, 缪相林, 卞正中. 基于 ARM7 处理器 LPC2104 的嵌入式数据采集系统[J]. 计算机工程与应用, 2005. 28: 104-107.
- [30] Texas Instruments. TM\$320VC33 DSP CPU and instruct-tion set [R]. Texas, USA: Texas Instruments, 1999.
- [31] 雷源春. 一种高精度便捷式全数字示波器的设计[J]. 现代电子技术, 2011, 34(9): 114-117
- [32] 丁吴, 宋杰, 关键. 基于 TFT 彩屏液晶的便携数字存储示波器[J]. 现代电子技术, 2010, 33(18): 166-169
- [33] 彭海军. 基于 FPGA 的数字示波器串行总线 SPI 触发设计[J]. 电子科学与技术, 2014, 01(02): 144-147
- [34] 苏抗, 王成华. 数字存储示波器数据处理系统设计[J]. 南京航空航天大学学报, 2006, 38(6): 769-774

- [35] 刘杨斌, 刘其峰, 华慧. 基于 AT89s52 单片机的简易数字示波器设计[J]. 现代电子技术, 2011, 34(14): 138-140
- [36] 董祥雷, 王中训, 胡小赫, 等. 基于 FPGA 的数字示波器[J]. 现代电子技术, 2010, 33(24): 7-9
- [37] 洪少英. 基于 SOPC 的数字存储示波器的研究与设计[D]. 广州: 华南师范大学, 2010: 1-8
- [37] Phil Stearn. 采样率对示波器带宽的影响[J]. 今日电子, 2007(8): 41-42
- [38] 熊开盛, 董兆鑫. 简易数字存储示波器中控制器模块的设计[J]. 现代电子技术, 2007(11): 92-94
- [39] 郝统关. 基于 SOPC 的数字存储示波器设计[D]. 郑州: 郑州大学, 2009: 1-11
- [40] 张丽彪, 骆东佳, 戚龙基, 张舰航. 基于 FPGA 的远程数字示波器的设计[J]. 数字通信, 2015 (06): 01
- [41] 王浩. 数字存储示波器数据采集与控制电路设计研究[D]. 成都: 电子科技大学, 2009: 2-20
- [42] 朱明强. 基于单片机及 CPLD 的数字存储示波器的研究与设计[D]. 北京: 北京交通大学, 2008: 11-15
- [43] Jone F.Chappel and Safwat G.Zaky, EMI Effects and Timing Design for Increased Reliability in Digital System, IEEE, VOL, 44 NO. 2, February 2007: 1-3
- [44] 滕志超. 四通道数字示波器数据采集与存储设计[D]. 成都: 电子科技大学, 2009: 5-10
- [45] 马超, 高鹏, 杨自芹, 杨秀芹. 基于 STM32 和 uC/OS-II 的嵌入式数字示波器设计[J]. 电子测量技术: 2013 (12) 73-75
- [46] 宋阳. 基于 DSP 和 FPGA 技术的液晶显示数字存储示波器研究[D]. 西安: 西安电子科技大学, 2002: 6-16
- [47] 武举. 便携式数字存储示波器的研究与设计. 大连: 大连理工大学, 2006: 6-17
- [48] 郭志勇. 基于 SOPC 技术的手持式数字存储示波表硬件设计[D]. 成都: 电子科技大学, 2004: 13-35
- [49] 金映. 1GSPS 数字存储示波器数字系统硬件设计[D]. 成都: 电子科技大学, 2006: 4-41
- [50] 张雅珍. 基于 FPGA 和 ADS830 的数字示波器设计[J]. 电子测量技术, 2009(10): 121-124
- [51] 安亚君. 基于 FPGA 的多通道数字示波器设计[J]. 微计算机信息, 2011(7):

115-116

[52] 王栋, 张俊涛. 基于 SoPC 的数字示波器的设计与实现[J]. 电子器件, 2009(3): 631-633

[53] 行韶谓, 段衍东, 禹林焱. 基于 FPGA 的 VGA 显示简易数字示波器设计[J]. 电子测量技术, 2012, 35(10): 30-35, 49

[54] 王栋, 张俊涛. 基于 SoPC 的数字示波器的设计与实现[J]. 电子器件, 2009(3): 631-633

[55] 安亚君. 基于 FPGA 的多通道数字示波器设计[J]. 微计算机信息, 2011(7): 115-116

[56] 张雅珍. 基于 FPGA 和 ADS830 的数字示波器设计[J]. 电子测量技术, 2009(10): 121-124

附 录

附录 1: FPGA 内部部分模块代码

(1) 串口通信模块

```
module serial_port(    clk_20M,rst_n,rs232_tx,frequence_out);
input clk_20M;
input rst_n;
input [40:0] frequence_out;
output rs232_tx;
wire [7:0] sd_out;
wire sd_flag;
wire clk_bps;
wire bps_start;
commun_ commun_inst
(
    .clk_20M(clk_20M) ,    // input  clk_20M_sig
    .rst_n(rst_n) ,    // input  rst_n_sig
    .rx_data(sd_out) ,    // input [7:0] rx_data_sig
    .rx_int(sd_flag) ,    // input  rx_int_sig
    .rs232_tx(rs232_tx) ,    // output  rs232_tx_sig
    .clk_bps(clk_bps) , // input  clk_bps_sig
    .bps_start(bps_start)    // output  bps_start_sig
);
generate_data generate_data_inst
(
    .clk_20M(clk_20M) ,    // input  clk_20M_sig
    .rst_n(rst_n) ,    // input  rst_n_sig
    .sd_out(sd_out) ,    // output [7:0] sd_out_sig
    .sd_flag(sd_flag) ,    // output  sd_flag_sig
    .frequence_out(frequence_out) // input [40:0] frequence_out_sig
);
speed_select speed_select_inst
(
```

```
.clk_20M(clk_20M), // input  clk_20M_sig
.rst_n(rst_n), // input  rst_n_sig
.bps_start(bps_start), // input  bps_start_sig
.clk_bps(clk_bps) // output  clk_bps_sig
);
Endmodule
```

(2) 顶层设计文件

```
module My_osc(
    clk_20M,
    rst_n,
    MCU_flag,
    data,      // AD 数据输入
    rd_flag,
    clk_AD,    //AD 采样时钟
    rdclock,
    signal,    //输入信号，测频
    chufa_qiehuan,
    rs232_tx,
    q
);
input clk_20M;
input MCU_flag;
input rst_n;
input rdclock;
input [7:0] data;
input signal;
output rd_flag;
output clk_AD;
output [7:0] q;
output chufa_qiehuan;
output rs232_tx;
ram  ram_inst (
    .data ( data_sig ),////////////////////////////////////
```

```
.rdaddress ( rdaddress_sig ),////////////////////////////////
.rdclock ( rdclock_sig ),////////////////////////////////
.wraddress ( wraddress_sig ),////////////////////////////////
.wrclock ( wrclock_sig ),////////////////////////////////
.wren ( wren_sig ),////////////////////////////////
.q ( q_sig )
);
wire [7:0] data_sig;
wire [11:0] rdaddress_sig;
wire [11:0] wraddress_sig;
wire [7:0] q_sig;
assign data_sig=data;
assign wren_sig=wren;
assign wrclock_sig=clk_AD; assign wraddress_sig=wraddress;
assign rdclock_sig=rdclock;
assign rdaddress_sig=rdaddress;
assign q=q_sig;
serial_port serial_port_inst
(
    .clk_20M(clk_20M) , // input  clk_20M_sig
    .rst_n(rst_n) , // input  rst_n_sig
    .rs232_tx(rs232_tx) , // output  rs232_tx_sig
    .frequence_out(frequence_out) // input [40:0] frequence_out_sig
);
serial_port serial_port_inst
(
    .clk_20M(clk_20M) , // input  clk_20M_sig
    .signal(signal) ,// input  signal_sig
    .frequence_out(frequence_out) ,// output [40:0] frequence_out_sig
    .rst_n(rst_n) , // input  rst_n_sig
    .en(en) // output  en_sig
);
wire [40:0] frequence_out;
```

```
wire en;
always @(posedge en,negedge rst_n)
begin
    if(!rst_n)
        chufa_qiehuan<=1;
    else
        if(frequence_out>=150_000)
            chufa_qiehuan<=1;
        else
            chufa_qiehuan<=0;
end
ALTPLL1 ALTPLL1_inst (
    .inclk0 ( clk_20M ),
    .c0 ( clk_160M )
);
reg [18:0] div_cnt;
always @(posedge clk_160M,negedge rst_n)
begin
    if(!rst_n)
        div_cnt<=0;
    else
        div_cnt<=div_cnt+1;
end
reg [4:0] div;
always @(posedge en,negedge rst_n)
begin
    if(!rst_n)
        div<=0;
    else
        if(frequence_out>=80_000) //频率大于 100K
            div<=0;
        else
            if(frequence_out>=20_000 && frequence_out<80_000)
```

```
div<=2;
else
    if(frequence_out>=5_000 && frequence_out<20_000)
        div<=4;
    else
        if(frequence_out>=2_000 && frequence_out<5_000)
            div<=6;
        else
            if(frequence_out>=350 && frequence_out<2_000)
                div<=8;
            else
                if(frequence_out>=80 && frequence_out<350)
                    div<=10;
                else
                    if(frequence_out>=20 &&
frequency_out<80)
                        div<=12;
                    else
                        if(frequence_out>=5 &&
frequency_out<20)
                            div<=14;
                        else
                            if(frequence_out>=2&&frequency_out<5)
                                div<=16;
                            else
                                if(frequence_out>=1 &&
frequency_out<2)
                                    div<=18;
                                else
                                    div<=18;
                            end
                        reg clk_AD;
```

```
always @*
begin
    case(div)
        0:clk_AD<=div_cnt[0];
        2:clk_AD<=div_cnt[2];
        4:clk_AD<=div_cnt[4];
        6:clk_AD<=div_cnt[6];
        8:clk_AD<=div_cnt[8];
        10:clk_AD<=div_cnt[10];
        12:clk_AD<=div_cnt[12];
        14:clk_AD<=div_cnt[14];
        16:clk_AD<=div_cnt[16];
        18:clk_AD<=div_cnt[18];
    endcase
end
wire [11:0] rdaddress;
assign rdaddress=wraddress+rd_cnt;
reg [11:0] rd_cnt;
always @(posedge rdclock,negedge rst_n)
begin
    if(!rst_n)
        rd_cnt<=0;
    else
        if(!wren)
            rd_cnt<=rd_cnt+1;
        else
            rd_cnt<=0;
    end
begin
    if(!rst_n)
        cnt_flag<=0;
    else
        begin
```



```
        if(MCU_flag_n)
            cnt_flag<=1;
        if(MCU_flag_p)
            cnt_flag<=0;
    end
end
begin
    if(!rst_n)
        cnt<=0;
    else
        if(cnt<2048 && cnt_flag==1)
            cnt<=cnt+1;
        else
            if(cnt_flag==0)
                cnt<=0;
            end
        assign rd_flag=(cnt==2048);
        wire wren=(cnt!=2048);
        reg [11:0] wraddress;
        always @(posedge clk_AD,negedge rst_n)
        begin
            if(!rst_n)
                wraddress<=0;
            else
                if(wren)
                    wraddress<=wraddress+1;
                else
                    wraddress<=wraddress;
            end
        reg MCU_flag_p0; //采用 4 个是为了滤波，高频干扰
        reg MCU_flag_p1;
        reg MCU_flag_p2;
```

```
reg MCU_flag_p3;
always @(posedge clk_20M,negedge rst_n)
begin
    if(!rst_n)
        begin
            MCU_flag_p0<=0;
            MCU_flag_p1<=0;
            MCU_flag_p2<=1;
            MCU_flag_p3<=1;
        end
    else
        begin
            MCU_flag_p0<=MCU_flag;
            MCU_flag_p1<=MCU_flag_p0;
            MCU_flag_p2<=MCU_flag_p1;
            MCU_flag_p3<=MCU_flag_p2;
        end
    end
    wire MCU_flag_p=(MCU_flag_p0 & MCU_flag_p1 & ~MCU_flag_p2 &
~MCU_flag_p3);
reg MCU_flag_n0;    //采用 4 个是为了滤波，高频干扰
reg MCU_flag_n1;
reg MCU_flag_n2;
reg MCU_flag_n3;
always @(posedge clk_20M,negedge rst_n)
begin
    if(!rst_n)
        begin
            MCU_flag_n0<=1;
            MCU_flag_n1<=1;
            MCU_flag_n0<=0;
            MCU_flag_n1<=0;
        end
    end
```

```
else
    begin
        MCU_flag_n0<=MCU_flag;
        MCU_flag_n1<=MCU_flag_n0;
        MCU_flag_n2<=MCU_flag_n1;
        MCU_flag_n3<=MCU_flag_n2;
    end
end
wire MCU_flag_n=(~MCU_flag_n0 & ~MCU_flag_n1 & MCU_flag_n2 &
MCU_flag_n3);
endmodule
```

附录 2：STM32 部分函数代码

(1) FPGA 向 STM32 发送数据

```
MCU_flag_L;    //产生下降沿
while(!rd_flag); //为 1 执行下一句
for(i=0;i<4096;i++)
{
    rdclock_H;
    data_temp=read_data();
    //防止波形超出显示范围
    if(data_temp<28)
        bo_data_new[i]=28;
    else
        if(data_temp>227)
            bo_data_new[i]=227;
        else
            bo_data_new[i]=data_temp;
    rdclock_L;
}
MCU_flag_H;
```

(2) 波形放大控制


```
if(GPIO_ReadInputDataBit(GPIOC,GPIO_Pin_3))//不衰减
    level_temp=(bo_max-bo_min)*3.91/(1+(dianya-17813)*0.1/15);
else
    level_temp=(bo_max-bo_min)*77.0/(1+(dianya-17813)*0.1/15);//衰减 20 倍，所以要乘于 20，所以是 12.8，而不是 256
```

```
switch(shuaijian_flag)
{
    case 0:
        if(bo_max-bo_min<25)
        {
            TLV5618_1_ctr(0x49d0);
            dianya=0x49d0;//8 倍
```


```
        if(level_temp<1000)
            TLV5618_1_ctr(0xcfe0);
        else
            TLV5618_1_ctr(0xc7c0);
    }
    if(bo_max-bo_min>=25 && bo_max-bo_min<30)
    {
        TLV5618_1_ctr(0x4897);
        dianya=0x4897;//6 倍
        if(level_temp<1000)
            TLV5618_1_ctr(0xc8b0);
        else
            TLV5618_1_ctr(0xc7c0);
    }
    if(bo_max-bo_min>=30 && bo_max-bo_min<50)
    {
        TLV5618_1_ctr(0x475d);
        dianya=0x475d;//4 倍
        if(level_temp<1000)
            TLV5618_1_ctr(0xc840);
        else
            TLV5618_1_ctr(0xc7c9);
    }
    //
    if(bo_max-bo_min>=50 && bo_max-bo_min<60)
    //
    //
    TLV5618_1_ctr(0x46c2);
    //
    dianya=0x46c2;//3 倍
    //
    TLV5618_1_ctr(0xc875);
    //
    }
```

```
        if(bo_max-bo_min>=50 && bo_max-bo_min<90)
        {
            TLV5618_1_ctr(0x462a);
            dianya=0x462a;//2 倍
            TLV5618_1_ctr(0xc7e2);
        }
        break;
    case 1:
        if(bo_max-bo_min<25)
        {
            TLV5618_1_ctr(0x475d);
            dianya=0x475d;//4 倍
//            TLV5618_1_ctr(0xc8c7);
        }
        if(bo_max-bo_min>=25 && bo_max-bo_min<30)
        {
            TLV5618_1_ctr(0x46c2);
            dianya=0x46c2;//3 倍
//            TLV5618_1_ctr(0xc875);
        }
        if(bo_max-bo_min>=30 && bo_max-bo_min<60)
        {
            TLV5618_1_ctr(0x462a);
            dianya=0x462a;//2 倍
//            TLV5618_1_ctr(0xc7e2);
        }
        break;
    }
```

附录 3：信号处理电路原理图



附录 4：信号处理电路 PCB 图



附录 5: FPGA 综合电路 RTL 结构图

