

# Relazione prova finale Reti Logiche

Vlad Cimpeanu: 10606922

Danilo Castiglia: 10685118

09/03/2021



**POLITECNICO**  
MILANO 1863


# 1 Introduzione

Lo scopo di questo progetto è di programmare una FPGA mediante il linguaggio VHDL, al fine di **equalizzare** delle immagini date in ingresso. Queste ultime sono memorizzate in una memoria ram di tipo sincrono.

Le immagini sono in **scala di grigi** e ogni pixel assume valori da 0 a 255, dove 0 corrisponde al colore nero e 255 al colore bianco. La dimensione massima di ciascuna immagine è di 128 pixel in larghezza e 128 pixel in altezza, per un peso totale di 16KB.

Il modulo progettato, si aspetta di trovare in memoria nei primi due indirizzi la dimensione rispettivamente di larghezza e altezza, seguite da tutti i pixel dell'immagine, riga per riga. Data l'immagine in ingresso, il componente effettua alcune semplici operazioni e restituisce l'immagine aumentandone il contrasto. La tecnica che viene utilizzata è l'**equalizzazione dell'istogramma**, che consiste nello spalmare i valori di intensità dell'immagine su tutto l'intervallo (da 0 a 255).

Di seguito è riportato un esempio di immagine che è stata realmente<sup>1</sup> equalizzata dal modulo sintetizzato.



(a) Immagine da equalizzare.

(b) Immagine equalizzata.

Figure 1: Esempio di equalizzazione di un'immagine.

## 2 Architettura

### 2.1 Scelte progettuali

Per la realizzazione di questo progetto si è deciso di dividere **unità di elaborazione** e **unità di controllo**, facendo uso di un datapath e di una macchina a

---

<sup>1</sup>Per vedere in azione il modulo sintetizzato, è stato creato uno script in python che carica un'immagine nella ram del modulo FPGA e, una volta processata, renderizza l'immagine equalizzata presente in ram per poter osservare il risultato.

stati di Moore. Il datapath utilizza una rete combinatoria per il calcolo dei logaritmi, sommatore, sottrattori, comparatori, multiplexer e registri, con lo scopo di elaborare tutti i calcoli richiesti dalla macchina a stati.

## 2.2 Datapath

### Row & Column counter

Il modulo Row & Column counter è stato ideato con lo scopo di riconoscere la fine dell'immagine da leggere che si trova memorizzata all'interno della RAM. Memorizzando le dimensioni di larghezza e altezza nei rispettivi registri e utilizzando dei contatori che tengono traccia delle righe e delle colonne per riga già lette è possibile parallelizzare la ricerca della fine dell'immagine con la lettura della stessa.

Così facendo si va a ricreare quello che in programmazione è definito come nested loop:

```
address = 2
for column in range(column_max):
    for row in range(row_max):
        address += 1
```

Listing 1: Nested loop in pseudocodice.

La scelta di adottare questa tecnica è stata dettata dall'intenzione di voler modellare un circuito efficiente. Nel caso in cui si fosse deciso di seguire una via più semplice, ovvero l'utilizzo di un moltiplicatore, si sarebbe ottenuto un aumento significativo del critical path diventando un collo di bottiglia per l'intero circuito.

Per migliorare l'efficienza del componente, si è scelto di verificare che le dimensioni dell'immagine da caricare siano diverse da 0 e in caso contrario di segnalare questa anomalia alla FSM che in seguito gestirà in maniera appropriata tale situazione. L'assenza dei comparatori (utilizzati a tale scopo) non preclude il funzionamento corretto del circuito, tuttavia nel caso pessimo si effettuano più di  $2^{16}$  operazioni elementari inutili.




Figure 2: Rappresentazione schematica del contatore di righe.




Figure 3: Rappresentazione schematica del contatore di colonne.

### Address Counter

Il modulo Address Counter è stato sviluppato per richiedere gli indirizzi alla RAM, sia in fase di lettura che in fase di scrittura.

Come si può notare dalla Figura 3 il modulo è principalmente formato da due contatori e da un multiplexer a 4 ingressi. Il multiplexer seleziona quale valore dell'indirizzo o.address debba essere mandato in uscita:

- l'ingresso 0 restituisce il valore salvato nell'address register;
- l'ingresso 1 restituisce il valore salvato nell'address2 register;
- l'ingresso 2 restituisce l'indirizzo 0x00, utilizzato per richiedere la larghezza dell'immagine;
- l'ingresso 3 restituisce l'indirizzo 0x01, utilizzato per richiedere l'altezza dell'immagine.

In fase di lettura viene utilizzato solo address register dove viene memorizzato l'indirizzo del prossimo pixel da leggere, mentre nella fase di scrittura viene sfruttato anche address2 register.

Al termine della fase di lettura, address register contiene già il primo indirizzo dove scrivere il nuovo pixel, mentre address2 register viene inizializzato al valore dell'indirizzo contenente il primo pixel originale, infine viene salvato il valore di address register in un nuovo registro chiamato 'end register'. Durante la fase di scrittura i valori di address register e address2 register vengono incrementati in parallelo fino a quando address2 register contiene lo stesso valore di end register, in quanto esso indica che tutti i pixel originali sono già stati letti e quindi trasformati.

### Max & Min calculator

Questo modulo permette di trovare i valori massimo e minimo dei pixel presenti nell'immagine.

Il funzionamento del modulo è semplice. Vengono impiegati due registri: max register e min register, nei quali alla fine del calcolo saranno presenti rispettivamente il valore massimo e minimo dei pixel dell'immagine.




Figure 4: Rappresentazione schematica dell'Address Counter.

Inizialmente, (con l'ausilio del segnale "init") viene caricato in max register e min register il valore del primo pixel dell'immagine. Successivamente, per ogni altro pixel dell'immagine, lo si confronta con i valori contenuti nel registro max e min e, se il valore del pixel è maggiore del massimo (contenuto in max) o minore del minimo (contenuto in min), si aggiornano i valori nei due registri. Il calcolo termina dopo aver letto e processato l'ultimo pixel dell'immagine.

### New pixel value

Questo modulo è il cuore dell'algoritmo di equalizzazione di immagini, calcola le seguenti funzioni:

$$\begin{aligned} \text{DELTA\_VALUE} &= \text{MAX\_PIXEL\_VALUE} - \text{MIN\_PIXEL\_VALUE} \\ \text{SHIFT\_LEVEL} &= (8 - \text{FLOOR}(\text{LOG}_2(\text{DELTA\_VALUE} + 1))) \\ \text{TEMP\_PIXEL} &= (\text{CURRENT\_PIXEL\_VALUE} - \text{MIN\_PIXEL\_VALUE}) \ll \text{SHIFT\_LEVEL} \\ \text{NEW\_PIXEL\_VALUE} &= \text{MIN}(255, \text{TEMP\_PIXEL}) \end{aligned}$$

Si presti particolare attenzione al fatto che DELTA.VALUE assume valori compresi tra 0 e 255, perciò bastano 8 bit per rappresentarlo. Al contrario, DELTA.VALUE + 1 necessiterà di 9 bit per essere correttamente rappresentato.




Figure 5: Rappresentazione schematica del modulo Max & Min.

L'uscita del logaritmo sarà di 4 bit, poichè i valori da rappresentare sono compresi tra 0 e 8.

La funzione  $\text{FLOOR}(\text{LOG}_2())$  è stata implementata in maniera combinatoria con controlli a soglia:

Intervallo	Logaritmo
$x \in [ ; ]$	$\log_2(x)$
[1; 1]	0
[2; 3]	1
[4; 7]	2
[8; 15]	3
[16; 31]	4
[32; 63]	5
[64; 127]	6
[128; 255]	7
[256; 256]	8

Table 1: Logaritmo Combinatorio.




Figure 6: Rappresentazione schematica del modulo di calcolo funzioni.

## 2.3 Macchina a Stati

Per modellare l'unità di controllo si è deciso di utilizzare una macchina a stati di Moore (rappresentata in Figura 7), in quanto si è valutato che ciascuno stimolo del datapath proveniente dalla macchina a stati è univocamente determinato dallo stato della stessa.

La scelta di chiamare gli stati con nomi simbolici ( $S_i$ ) piuttosto che utilizzare nomi significativi è stata dettata dal fatto che nella FSM modellata, uno stato non svolge singolarmente una funzione specifica ma è invece l'unione di più stati ad implementare una determinata funzionalità.




Figure 7: Diagramma della macchina a stati finiti.



**S<sub>0</sub>** S<sub>0</sub> è lo stato di Reset della macchina, e quest'ultima, rimane in questo stato fino a quando non riceve il segnale i\_start alto, che indica che può iniziare la conversione dell'immagine.

**S<sub>1</sub>** In questo stato la macchina richiede la lettura del valore in memoria all'indirizzo '0', ovvero il numero di colonne che costituiscono l'immagine.

**S<sub>2</sub>** Mentre la macchina si occupa di caricare nel registro column\_max register la dimensione larghezza dell'immagine appena ottenuta dalla memoria, richiede il valore all'indirizzo 1, ovvero il numero di righe che compongono l'immagine. Inoltre, la macchina si occupa di inizializzare address register, row register e column register rispettivamente ai valori '2', '1' e '1', che serviranno a tenere traccia degli indirizzi letti.

**S<sub>3</sub>** In questo stato viene caricata la dimensione altezza dell'immagine all'interno del row\_max register, infine viene richiesta la lettura del primo pixel.

**S<sub>4</sub>** La memoria restituisce il valore del primo pixel che viene memorizzato in pixel register.

**S<sub>5</sub>** La macchina alza il segnale init<sup>2</sup> che ha lo scopo di inizializzare i registri max register e min register con il valore del primo pixel dell'immagine: questi registri saranno aggiornati correttamente nel ciclo S<sub>6</sub>, S<sub>7</sub>, S<sub>8</sub>. Infine, nel caso in cui i segnali zero\_column o zero\_row dovessero valere '1' (ovvero l'immagine ha dimensione nulla), la macchina si sposta nello stato S<sub>14</sub>, altrimenti si sposta nello stato S<sub>6</sub>.

**Ciclo S<sub>6</sub>, S<sub>7</sub>, S<sub>8</sub>** Questo ciclo costituisce la fase di lettura, che ha lo scopo di individuare e di memorizzare nei registri max register e min register rispettivamente il valore di intensità massima e minima dell'immagine. Ad ogni iterazione il valore di address register viene aggiornato con l'indirizzo del pixel da richiedere alla RAM.

**S<sub>6</sub>** In questo stato viene salvato il valore del pixel richiesto in pixel register e vengono incrementati i valori all'interno di column register e address register. Al termine del ciclo di clock viene verificato che i contenuti di column register e column\_max register siano uguali (c\_done = '1'): in caso affermativo, si è appena conclusa la lettura di una riga dell'immagine, di conseguenza la macchina va nello stato S<sub>8</sub>, altrimenti si sposta nello stato S<sub>7</sub>. Essendo stato caricato un nuovo pixel, nel prossimo stato verranno aggiornati i valori di max register e min register.

---

<sup>2</sup>Il segnale init è essenziale nel caso di letture successive di immagini, infatti nel caso in cui si inizializzassero i registri max e min solo dopo il reset e, il massimo e il minimo dell'immagine precedente fossero rispettivamente maggiore e minore del massimo e del minimo dell'immagine successiva, verrebbero mantenuti i valori precedenti di massimo e minimo.

**S<sub>7</sub>** La macchina richiede il pixel in memoria all'indirizzo memorizzato in address register.

**S<sub>8</sub>** Viene resettato il column register a '1' per permettere la lettura di una nuova riga, mentre viene incrementato il valore di row register: se row register e row\_max register contengono gli stessi valori ( $r\_done = '1'$ ) allora l'immagine è stata letta completamente e la macchina va in S<sub>9</sub>, altrimenti in S<sub>8</sub>.

**S<sub>9</sub>** Al termine del ciclo appena descritto, address register contiene l'indirizzo del pixel immediatamente successivo all'ultimo pixel dell'immagine. A partire da questo indirizzo verrà salvata l'immagine equalizzata. Viene inizializzato il contenuto di address2 register con il valore '2', indirizzo del primo pixel dell'immagine da equalizzare.

Avendo precedentemente individuato il massimo e il minimo valore dei pixel, si può calcolare il valore di SHIFT\_LEVEL e caricarlo nell'omonimo registro. Infine, viene caricato il valore di address register in end register, quest'ultimo sarà utile in seguito.

**Ciclo S<sub>10</sub>, S<sub>11</sub>, S<sub>12</sub>, S<sub>13</sub>** Ogni iterazione di questi 4 stati legge il valore di un pixel dell'immagine da equalizzare, lo processa e lo scrive in memoria all'indirizzo desiderato. Per gestire correttamente gli indirizzi sarà necessario utilizzare due registri:

- address: contiene l'indirizzo in cui verrà scritto il pixel dell'immagine equalizzata;
- address2: contiene l'indirizzo da cui verrà letto il pixel dell'immagine da equalizzare.

Questi due registri, sono stati inizializzati nello stato S<sub>9</sub>, e verranno aggiornati (aumentando l'indirizzo di 1) in parallelo alla fine di ogni iterazione del ciclo. Occorrerà ciclare in questi 4 stati finché tutti i pixel da equalizzare non saranno stati letti, processati e scritti in memoria. Per effettuare questo controllo, sarà sufficiente confrontare l'indirizzo contenuto in address2 register con l'indirizzo finale dell'immagine, precedentemente salvato in end register.

Quando questi due indirizzi coincidono, la macchina esce dal ciclo e va nello stato S<sub>14</sub>. Di seguito vengono descritti nel dettaglio questi 4 stati:

**S<sub>10</sub>** La macchina richiede alla memoria il valore del pixel da equalizzare, fornendo come o\_address il valore contenuto in address2 register.

**S<sub>11</sub>** Il valore del pixel da equalizzare viene salvato in old register.

**S<sub>12</sub>** In questo stato, è disponibile in uscita da old register il valore del pixel da processare: viene eseguito lo shift di SHIFT\_LEVEL posizioni e il confronto con 255. Viene così calcolato NEW\_PIXEL\_VALUE, che è fornito in uscita attraverso o\_data e potrà essere scritto in memoria nel ciclo di clock successivo.

**S<sub>13</sub>** Il valore del pixel equalizzato calcolato nello stato precedente, viene scritto in memoria all'indirizzo contenuto in address register.  
Infine vengono incrementati di 1 sia l'indirizzo contenuto in address register che quello contenuto in address2 register.

**S<sub>14</sub>** La computazione è terminata e viene alzato il segnale o\_done: la macchina rimane in questo stato finché i\_start = '1', quando i\_start commuta, procede nello stato S<sub>0</sub> ed è pronta per una nuova computazione.

## 3 Risultati Sperimentali

### 3.1 Report di sintesi

Dal report di sintesi emerge che il modulo è correttamente sintetizzabile e sono stati inferiti 131 Flip Flop e 0 Latch. Il Critical Path limita il clock ad almeno 5.361ns, di conseguenza il constraint di clock imposto da specifica a 100ns è stato rispettato con un ampio margine. Con un periodo di clock di 15ns, emerge che il tempo massimo di conversione di un'immagine (128x128) risulta essere di 1.48ms.

### 3.2 Simulazioni

Per verificare la correttezza del nostro modulo sono stati utilizzati dei testbench che si ritiene possano stimolare i corner case.

I testbench di seguito elencati sono stati utilizzati con lo scopo di verificare il corretto funzionamento del ciclo di lettura della FSM:

- Numero di righe e/o numero di colonne uguali a 1.
- Immagine di dimensione massima (128x128 pixel).

Per testare invece il modulo di calcolo del logaritmo si è scelto di utilizzare i seguenti testbench:

- Immagine bianca (tutti i pixel valgono 255).
- Immagine nera (tutti i pixel valgono 0).
- Immagine monocromatica (tutti i pixel hanno lo stesso valore).

Sebbene un'immagine non possa avere dimensione nulla, per motivi di robustezza, si è scelto di testare comunque questo caso:

- Immagini anomale: Numero di righe e/o numero di colonne uguali a 0.

Per verificare che l'intero sistema si comporti correttamente nel caso di letture successive e nella gestione dei reset:

- Reset sincroni e asincroni durante l'esecuzione.

- Lettura sequenziale di più immagini.

Per verificare che il numero di iterazioni della macchina a stati sia corretto, controllando che anche l'ultimo pixel possa modificare max e min register:

- 0 o 255 come ultimo pixel.

## 4 Conclusioni

Grazie alle scelte effettuate il sistema risulta particolarmente veloce e scalabile, infatti adottando il modulo Row & Column counter invece che un moltiplicatore, al crescere delle dimensioni dell'immagine, la complessità temporale aumenta linearmente: con l'utilizzo di un moltiplicatore si andrebbe ad incrementare la durata del clock compromettendo la velocità del circuito.