Chương 3: HỆ TỔ HỢP

- I. NGUYÊN TẮC THIẾT KẾ
- II. MỘT SỐ HỆ TỔ HỢP THÔNG DỤNG VÀ ỨNG DỤNG ĐỂ THỰC HIỆN HÀM BOOLE

I. NGUYÊN TẮC THIẾT KẾ


- 1. Phát biểu bài toán.
- 2. Xác định số biến ở ngõ vào và ngõ ra.
- 3. Thành lập bảng giá trị chỉ rõ mối quan hệ giữa ngõ vào và ngõ ra theo các điều kiện của bài toán.
- 4. Tìm biểu thức rút gọn của từng ngõ ra phụ thuộc vào các biến ở ngõ vào.
- 5. Thực hiện sơ đồ logic.

Các ngõ vào	Các ngõ ra
$X_{n-1}X_0$	$Y_{m-1}Y_0$
000	
 1 11	

VD1

Thiết kế một mạch điều khiển đèn sáng khi phát hiện có người và trời tối. Với trạng thái các ngõ vào như sau:

- Biến A=1 báo hiệu trạng thái có người nhận được từ cảm biến và ngược lại.
- Biến B=1 báo hiệu trạng thái trời sáng và ngược lại.
- Ngõ ra điều khiển đèn tích cực ở mức 1.



THỰC HIỆN THIẾT KẾ


Lập bảng chân trị

Các ngõ vào		Ngõ ra
A	В	Y
0	0	0
0	1	0
1	0	1
1	1	0

Biểu thức ngõ ra

$$Y(A,B)=AB'$$

Thực hiện sơ đồ logic: Y(A,B)=AB'



$\overline{\text{VD2}}$

Thiết kế mạch đèn cảnh báo về trạng thái không thắt dây an toàn của người ngồi trên xe. Với các tín hiệu qui ước cho ngõ vào của mạch thiết kế nhận được từ các cảm biến như sau:

- $\mathbf{K} = \mathbf{1}$: chìa khóa đã được cắm vào ổ khóa.
- P = 1: có người ở ghế ngồi.
- S = 1: dây an toàn đã được thắt.

Đèn cảnh báo tích cực cao(W=1) khi chìa khóa đã cắm vào ổ và người ngồi tại ghế không thắt dây an toàn.






Bài giảng môn Kỹ Thuật Số GV: Lê Thi Kim Anh

THỰC HIỆN THIẾT KẾ

Lập bảng chân trị

Các	Các ngõ vào		Ngõ ra
K	P	S	W
0	0	0	0
0	0	1	0
0	1	0	0
0	1	1	0
1	0	0	0
1	0	1	0
1	1	0	1
1	1	1	0

Thực hiện sơ đồ logic



Biểu thức ngõ ra


W(K,P,S)=KPS'

II. MỘT SỐ HỆ TỔ HỢP THÔNG DỤNG VÀ ỨNG DỤNG ĐỂ THỰC HIỆN HÀM BOOLE

- BỘ NHỚ ROM PLA
- MẠCH CỘNG TRỪ
- MẠCH GIẢI MÃ MÃ HÓA
- MẠCH CHỌN KÊNH PHÂN KÊNH

ROM (Read Only Memory)

- Mask ROM
- **PROM**(One time Programmable)
- **EPROM**(UV-EPROM)
- **EEPROM**(Electronic Erasable PROM)
- FLASH ROM(EEPROM)



Bài giảng môn Vi xử lý GV: Lê Thi Kim Anh

BỘ NHỚ ROM- CÁC THÔNG SỐ LIÊN QUAN


Dung lượng: số lượng bit mà bộ nhớ có thể lưu trữ được.

<u>VD</u>: 128 Kbits, 256Mbits

Dung lượng(Kích thước) = $2^n \cdot m$ (bit)

Tổ chức: số lượng bit được lưu trữ tại 1 vị trí(địa chỉ) bộ nhớ.

VD: 128(2⁷)x8 nghĩa là bộ nhớ có 128 địa chỉ ô nhớ(7 tín hiệu địa chỉ ở ngõ vào) và mỗi địa chỉ lưu 8 bit dữ liệu.




Thời gian truy xuất: khoảng thời gian để nhận được dữ liệu từ bộ nhớ.

Bài giảng môn Vi xử lý GV: Lê Thi Kim Anh

BỘ NHỚ ROM- CÁC THÔNG SỐ LIÊN QUAN

Ví dụ:




<u>Inputs</u>	Outputs
Address(A ₁ A ₀)	Data(D)
00	1
01	1
10	1
11	0

Kích thước(dung lượng): $2^2 \times 1=4$ (bit)

BỘ NHỚ ROM- CÁC THÔNG SỐ LIÊN QUAN

Ví dụ




Inputs	Out	puts
Address($A_2A_1A_0$)	Data(D ₁ D ₀)	
000	0	1
001	1	1
010	0	1
011	1	0
100	1	0
101	1	0
110	0	1
111	0	1


1......

Kích thước(dung lượng): $2^3 \times 2 = 16$ (bit)=2BYTE

Giản đồ định thì cho một chu kỳ ghi bộ nhớ



Giản đồ định thì cho một chu kỳ đọc bộ nhớ



ỨNG DỤNG ROM TRONG THIẾT KẾ HÀM BOOLE

VD: Sử dụng **ROM** để thiết kế 2 hàm **Boole** sau:

 $F1(X,Y,Z)=\Sigma(0,1,4,7)$

 $F2(A,B,C)=\Pi(1,2,5,7)$

Yêu cầu thông số về ROM?

- Số tín hiệu địa chỉ ở ngõ vào (Addr)?
- Số đường dữ liệu ở ngõ ra (**Data**)?
- Kích thước?

ROM: $2^3x^2 \Rightarrow$ **Dung luọng 16**(bit)


Áp dung

Thực hiện các hàm Boole được cho theo bảng chân trị sau bằng cách sử dụng ROM.

A	В	C	F3	F2	F 1	F0
0	0	0	0	1	0	1
0	0	1	0	1	0	1
0	1	0	1	1	1	0
0	1	1	1	0	1	0
1	0	0	0	0	1	1
1	0	1	1	0	0	0
1	1	0	1	1	1	1
1	1	1	1	0	1	0

Phân tích


- Số biến chính là số đường địa chỉ (addr).
- Số hàm chính là số đường dữ liệu(data).
- \Rightarrow Cần ROM có dung lượng: 2^3 x 4 (bit)




⇒ Nội dung nạp vào ROM?


A	В	C	\mathbf{F}_3	$\mathbf{F_2}$	$\mathbf{F_1}$	$\mathbf{F_0}$
$\mathbf{A_2}$	$\mathbf{A_1}$	$\mathbf{A_0}$	$\mathbf{D_3}$	$\mathbf{D_2}$	\mathbf{D}_1	\mathbf{D}_0
0	0	0	0	1	0	1
0	0	1	0	1	0	1
0	1	0	1	1	1	0
0	1	1	1	0	1	0
1	0	0	0	0	1	1
1	0	1	1	0	0	0
1	1	0	1	1	1	1
1	1	1	1	0	1	0

PLA (Programmable Logic Array)







Dãy AND có thể lập trình





Dãy OR có thể lập trình







Bài giảng môn Kỹ Thuật Số GV: Lê Thị Kim Anh










VD2

Cho sơ đồ kết nối PLA như hình.


- a. Lập bảng PLA cho hệ thống này.
- b. Viết các phương trình của F_1, F_2 và F_3 .
- c. Nếu thay PLA bằng ROM thì cần ROM kích thước bao nhiêu?



VD2

Cho sơ đồ kết nối PLA như hình.

- a. Lập bảng PLA cho hệ thống này.
- b. Viết các phương trình của F_1, F_2 và F_3 .
- c. Nếu thay PLA bằng ROM thì cần ROM kích thước bao nhiêu?



Lập bảng PLA

Số họng tích		Ngõ vào				Ngõ ra		
Số hạng tích	A	В	C	D	F 1	F2	F3	
C	-	-	1	-	1	0	1	
A'BD'	0	1	-	0	1	1	0	
AB'CD	1	0	1	1	0	0	1	
A'BC'D	0	1	0	1	1	0	0	
A'BC'	0	1	0	-	1	1	1	

Các phương trình

$$F_1 = C + A'BD' + A'BC'D + A'BC'$$

$$F_2 = A'BD' + A'BC'$$

$$F_3 = C + AB'CD + A'BC'$$

Nếu thay bằng $ROM \Rightarrow Kich thước ROM$?


ROM 2^4 \times 3: 48(BIT) = **6** (BYTE)

Bài giảng môn Kỹ Thuật Số GV: Lê Thị Kim Anh

MACH CÔNG

CÔNG BÁN PHẦN (HALF ADDER - HA)

Mạch thực hiện phép cộng 2 số nhị phân 1 bit




$$S = x'y + xy' = x \oplus y$$

 $C = xy$

<u>CÔNG TOÀN PHẨN (FULL ADDER - FA)</u>

Mạch thực hiện phép cộng 3 số nhị phân 1 bit



$$S = x \oplus y \oplus z$$

$$C = xy + xz + yz$$


$$= xy + z(x \oplus y)$$

Bài giảng môn Kỹ Thuật Số GV: Lê Thị Kim Anh

MACH TRÙ

TRÙ BÁN PHẦN (HALF SUBTRACTOR – HS)


Mạch thực hiện phép trừ 2 số nhị phân 1 bit



$$\mathbf{D} = \mathbf{x'y} + \mathbf{xy'} = \mathbf{x} \oplus \mathbf{y}$$
$$\mathbf{B} = \mathbf{x'y}$$

TRÙ TOÀN PHẨN (FULL SUBTRACTOR – FS)

Mạch thực hiện phép trừ 3 số nhị phân 1 bit



$$D = x \oplus y \oplus z$$

$$B = x'y + x'z + yz$$


$$= x'y + z(x \oplus y)'$$

Bài giảng môn Kỹ Thuật Số GV: Lê Thi Kim Anh

MẠCH CỘNG / TRÙ SONG SONG

Mạch thực hiện phép cộng hoặc trừ 2 số nhị phân n bit

a. Bộ cộng nhị phân




b. Bộ trừ nhị phân

- Sử dụng các bộ trừ toàn phần FS.
- Hoặc Thực hiện bằng phép cộng với bù 2 của số trừ.

$$M - N = M + b\dot{u}_2(N) = M + b\dot{u}_1(N) + 1$$


- Kết quả: $C4 = 1 \Rightarrow$ Kết quả là số dương. $C4 = 0 \Rightarrow$ Kết quả là số âm.




c. Thiết kế Bộ cộng/trừ nhị phân

Phép toán	C_0	$\mathbf{y_i}$
CỘNG	0	N_i
TRÙ	1	(N_i) ,

Ngõ vào điều khiển		
T=0: cộng	$C_0 = T$	
T=1: trừ	$\mathbf{y_i} = \mathbf{T} \oplus \mathbf{N_i}$	




IC cộng 4 bit 74283(74LS283)



ỨNG DỤNG TRONG THIẾT KẾ HÀM BOOLE

Sử dụng vi mạch cộng để thực hiện hàm


VD1 Chỉ sử dụng một H.A, hãy thiết kế hệ tổ hợp thực hiện hàm $Y = x^2 + x + 1$, với x là số nhị phân 2 bit.



$$S = x'y + xy' = x \oplus y$$

$$C = xy$$


Sơ đồ khối: $Y = x^2 + x + 1$



Bảng chân trị

\mathbf{x}_1	\mathbf{x}_0	\mathbf{Y}_3	\mathbf{Y}_2	$\mathbf{Y_1}$	$\mathbf{Y_0}$
0	0	0	0	0	1
0	1	0	0	1	1
1	0	0	1	1	1
1	1	1	1	0	1

Mạch thiết kế



 $\mathbf{y_0}$

Các hàm ngõ ra

$$Y_0 = 1$$

$$Y_1 = x_1 \oplus x_0$$

$$Y_2 = x_1$$


$$Y_3 = x_1 x_0$$

VD2 Dùng vi mạch 74283 (mạch cộng 4 bit) và các cổng logic (nếu cần) để thiết kế mạch tổ hợp có hoạt động như sau:

Nếu C=0 thì
$$Y_3Y_2Y_1Y_0 = X_3X_2X_1X_0$$

Nếu C=1 thì $Y_3Y_2Y_1Y_0 =$ bù 2 của $X_3X_2X_1X_0$

Sơ đồ khối



Phân tích yêu cầu

$$C = 0$$
: $Y = X$ $= X$ $+ 0 + 0$

C = 1:
$$Y = b\dot{u}_2(X) = b\dot{u}_1(X) + 1 = b\dot{u}_1(X) + 0 + 1$$

$$\underline{IC74283} \qquad \qquad + \mathbf{B} + \mathbf{C_0}$$

Để có sự đồng nhất cho việc thiết kế: $\mathbf{Y} = \mathbf{S}$

$$\Rightarrow \mathbf{B} = \mathbf{0}$$

 C_0 giữ vai trò của C:

$$\mathbf{C_0} = 0 \Rightarrow \mathbf{A} = \mathbf{X}$$

$$\mathbf{C_0} = 1 \Rightarrow \mathbf{A} = \mathbf{b}\mathbf{\hat{u}}_1(\mathbf{X})$$


$$\Rightarrow \mathbf{A} = \mathbf{X} \oplus \mathbf{C}$$

Kết luận:

$$A = X \oplus C$$
; $B = 0$; $C_0 = C$; $S = Y$

Mạch thiết kế


$$A = X \oplus C$$
; $B = 0$; $C_0 = C$; $S = Y$




Bài giảng môn Kỹ Thuật Số GV: Lê Thị Kim Anh

BỘ GIẢI MÃ (DECODER)


- Bộ giải mã là hệ chuyển mã có nhiệm vụ chuyển từ mã nhị phân cơ bản n bit ở ngõ vào thành mã nhị phân 1 trong m ở ngõ ra.
- Với giá trị \mathbf{i} của tổ hợp nhị phân ở ngõ vào, thì ngõ ra $\mathbf{Y_i}$ sẽ tích cực và các ngõ ra còn lại sẽ không tích cực.
- Có 2 dạng: ngỗ ra tích cực cao (mức 1) và ngỗ ra tích cực thấp (mức 0).



Bộ giải mã ngõ ra tích cực cao




Bộ giải mã ngõ ra tích cực thấp



Bộ giải mã có ngõ vào cho phép


- Ngoài các ngõ vào dữ liệu, bộ giải mã có thể có 1 hay nhiều ngõ cho phép.
- Khi các ngõ vào cho phép ở trạng thái tích cực thì mạch giải mã mới được hoạt động. Ngược lại, mạch giải mã sẽ không hoạt động; khi đó các ngõ ra đều ở trạng thái không tích cực.



EN	\mathbf{X}_{1}	\mathbf{X}_{0}	\mathbf{Y}_3	\mathbf{Y}_{2}	$\mathbf{Y_1}$	$\mathbf{Y_0}$
0	X	X	0	0	0	0
1	0	0	0	0	0	1
1	0	1	0	0	1	0
1	1	0	0	1	0	0
1	1	1	1	0	0	0

Giới thiệu một số IC giải mã


a. IC74139: gồm 2 bộ giải mã 2 sang 4, ngõ ra tích cực thấp



/G	В	A	/ Y ₃	/Y ₂	/Y ₁	/Y ₀
0	X	X	0	0	0	0
1	0	0	0	0	0	1
1	0	1	0	0	1	0
1	1	0	0	1	0	0
1	1	1	1	0	0	0

Giới thiệu một số IC giải mã

b. IC74138: bộ giải mã 3 sang 8, ngõ ra tích cực thấp



G1	/G2A	/G2B	C	В	A	/ Y ₇	/Y ₆	/ Y ₅	/ Y ₄	/ Y ₃	/ Y ₂	/ Y ₁	/ Y 0
0	X	X	X	X	X	1	1	1	1	1	1	1	1
X	1	X	X	X	X	1	1	1	1	1	1	1	1
X	X	1	X	X	X	1	1	1	1	1	1	1	1
1	0	0	0	0	0	1	1	1	1	1	1	1	0
1	0	0	0	0	1	1	1	1	1	1	1	0	1
1	0	0	0	1	0	1	1	1	1	1	0	1	1
1	0	0	0	1	1	1	1	1	1	0	1	1	1
1	0	0	1	0	0	1	1	1	0	1	1	1	1
1	0	0	1	0	1	1	1	0	1	1	1	1	1
1	0	0	1	1	0	1	0	1	1	1	1	1	1
1	0	0	1	1	1	0	1	1	1	1	1	1	1

Sử dụng bộ giải mã để thực hiện hàm

- Mỗi ngõ ra của bộ giải mã tích cực cao là một tích chuẩn mi (minterm), ngược lại sẽ là một tổng chuẩn Mi(Maxterm). Do đó, ta có thể sử dụng bộ giải mã để thực hiện hàm Boole theo dạng chính tắc.

Nguyên tắc:

- Hàm cần thực hiện phải đưa về dạng chính tắc và kết hợp thêm cổng thích hợp để thiết kế.
- Các ngõ cho phép của bộ giải mã phải ở trạng thái tích cực.
- Các biến của hàm được nối đến các ngõ vào của bộ giải mã theo đúng vị trí trọng số.

VD


- Dùng IC74138 và 1 số cổng cần thiết để thực hiện 2 hàm Boole sau:
- $F1(x,y,z)=\sum(2,5,7)$ $F2(x,y,z)=\prod(0,1,4)$

Phân tích:

Mỗi ngõ ra của IC74138 tương ứng với 1 tổng chuẩn (tích cực thấp), do đó hàm cần phân tích theo các tổng chuẩn.

$$\begin{split} F1(x,y,z) &= \Sigma(2,5,7) = m_2 + m_5 + m_7 = \overline{M_2} + \overline{M_5} + \overline{M_7} = \overline{M_2} \cdot M_5 \cdot M_7 \\ F2(x,y,z) &= \prod (0,1,4) = M_0.M_1.M_4 \end{split}$$


Mạch thiết kế



VD

Thiết kế FA dùng IC giải mã 74138 (74LS138) và 1 số cổng cần thiết.






$$C(x,y,z) = \Sigma(3,5,6,7) = \prod (0,1,2,4)$$

$$S(x,y,z) = \Sigma(1,2,4,7) = \prod (0,3,5,6)$$


X	y	Z	C	S
0	0	0	0	0
0	0	1	0	1
0	1	0	0	1
0	1	1	1	0
1	0	0	0	1
1	0	1	1	0
1	1	0	1	0
1	1	1	1	1

Mạch thiết kế



BỘ MÃ HÓA(ENCODER)

- Bộ mã hóa là hệ chuyển mã thực hiện hoạt động ngược lại với bộ giải mã. Nghĩa là bộ mã hóa có m ngõ vào theo mã nhị phân 1 trong m và n ngõ ra theo nhị phân cơ bản (với m $\leq 2^n$).
- Với ngõ vào I_i được tích cực thì ngõ ra chính là tố hợp giá trị nhị phân i tương ứng.




I_3	I_2	I ₁	$\mathbf{I_0}$	\mathbf{Z}_1	\mathbf{Z}_{0}
0	0	0	1	0	0
0	0	1	0	0	1
0	1	0	0	1	0
1	0	0	0	1	1

$$\mathbf{Z}_1 = \mathbf{I}_3 + \mathbf{I}_2$$
$$\mathbf{Z}_0 = \mathbf{I}_3 + \mathbf{I}_1$$

Bộ mã hóa có ưu tiên

- Bộ mã hóa có ưu tiên là mạch mã hóa sao cho nếu có nhiều hơn 1 ngõ vào cùng tích cực thì ngõ ra sẽ là giá trị nhị phân của ngõ vào có ưu tiên cao nhất.




I_3	I ₂	I_1	I_0	\mathbf{Z}_1	\mathbf{Z}_0	V
0	0	0	0	X	X	0
0	0	0	1	0	0	1
0	0	1	X	0	1	1
0	1	X	X	1	0	1
0	X	X	X	1	1	1

Thứ tự ưu tiên: $I_3 > I_2 > I_1 > I_0$


$$\mathbf{Z}_1 = \mathbf{I}_3 + \mathbf{I}_2$$
 $\mathbf{Z}_0 = \mathbf{I}_3 + \mathbf{I}_2$ '. \mathbf{I}_1
 $V = \mathbf{I}_3 + \mathbf{I}_2 + \mathbf{I}_1 + \mathbf{I}_0$

IC mã hóa ưu tiên 8 sang 3 – 74148(74LS148)





BỘ DỒN KÊNH (MULTIPLEXER-MUX)

- MUX $2^n \rightarrow 1$ là hệ tổ hợp có nhiều ngõ vào nhưng chỉ có 1 ngõ ra.
- Ngõ vào gồm 2 nhóm: m ngõ vào dữ liệu (data input) và n ngõ vào lựa chọn (select input).
- Với 1 giá trị I của tố hợp nhị phân của các ngõ vào lựa chọn, ngõ vào dữ liệu Di sẽ được chọn đưa đến ngõ ra $(m=2^n)$



$B\hat{Q} MUX 4 \rightarrow 1$






Ký hiệu khác của MUX

Bài giảng môn Kỹ Thuật Số GV: Lê Thi Kim Anh

Giới thiệu IC dồn kênh



Sử dụng MUX để thực hiện hàm


Nguyên tắc:

- Hàm cần thực hiện phải đưa về dạng bảng sự thật hoặc chính tắc để dễ dàng đồng nhất tìm ra các Di, ngỗ ra của MUX chính là hàm cần thiết kế.
- Các ngỗ cho phép của MUX phải ở trạng thái tích cực.
- Các biến của hàm được nối đến các ngỗ vào lựa chọn của MUX theo đúng vị trí trọng số.

a. Sử dụng bộ MUX $2^n \rightarrow 1$ thực hiện hàm Boole n biến.

$$\begin{aligned} \mathbf{F}(\mathbf{x}, & \mathbf{y}, & \mathbf{z}) &= \Sigma(0, 1, 4, 7) \\ &= m_0 + m_1 + m_4 + m_7 \\ &= m_0.1 + m_1.1 + m_2.0 + m_3.0 + m_4.1 + m_5.0 + m_6.0 + m_7.1 \\ \mathbf{Y} &= \mathbf{\Sigma} \mathbf{m_i} \mathbf{D_i} \\ &= m_0.D_0 + m_1.D_1 + m_2.D_2 + m_3.D_3 + m_4.D_4 + m_5.D_5 + m_6.D_6 + m_7.D_7 \end{aligned}$$


$$\Rightarrow$$
 $D_0=D_1=D_4=D_7=1; D_2=D_3=D_5=D_6=0$



b. Sử dụng bộ MUX $2^n \rightarrow 1$ thực hiện hàm Boole (n + 1) biến.


$$\begin{aligned} \mathbf{F}(\mathbf{x}, & \mathbf{y}, & \mathbf{z}) &= \Sigma(0, 1, 4, 7) \\ &= x'y'z' + x'y'z + xy'z' + xyz \\ &= x'y'.\mathbf{1} + x'y. \ \mathbf{0} + xy'.\mathbf{z'} + xy.\mathbf{z} \\ &= m_0.\mathbf{1} + m_1.\mathbf{0} + m_2.\mathbf{1} + m_3.\mathbf{z} \\ \mathbf{Y} &= \mathbf{\Sigma} \ \mathbf{m_i} \mathbf{D_i} \\ &= m_0.\mathbf{D_0} + m_1.\mathbf{D_1} + m_2.\mathbf{D_2} + m_3.\mathbf{D_3} \\ \Rightarrow & \mathbf{D_0} = \mathbf{1}, \ \mathbf{D_1} = \mathbf{0}, \ \mathbf{D_2} = \mathbf{z'}, \ \mathbf{D_3} = \mathbf{z} \end{aligned}$$

X	y	Z	F	Di
0	0	0	1	D 1
0	0	1	1	$\mathbf{D}_0 = 1$
0	1	0	0	D 0
0	1	1	0	$\mathbf{D}_1 = 0$
1	0	0	1	D'
1	0	1	0	$\mathbf{D}_2 = \mathbf{z}'$
1	1	0	0	D -
1	1	1	1	$\mathbf{D}_3 = \mathbf{z}$



BỘ PHÂN KÊNH (DEMULTIPLEXER-DEMUX)

DEMUX 1→2ⁿ có chức năng thực hiện hoạt động ngược lại với bộ MUX. Mạch có 1 ngõ vào dữ liệu, n ngõ vào lựa chọn và 2ⁿ ngõ ra.




BỘ PHÂN KÊNH (DEMULTIPLEXER-DEMUX)

Hoạt động

Với 1 giá trị i của tổ hợp nhị phân của các ngõ vào lựa chọn, ngõ vào dữ liệu D sẽ được đưa đến ngõ ra Yi.

VD: TK bộ DEMUX 1 sang 4.

Sơ đồ khối



Bảng chân trị

S_1	S_0	\mathbf{Y}_3	Y ₂	\mathbf{Y}_1	\mathbf{Y}_{0}
0	0	0	0	0	D
0	1	0	0	D	0
1	0	0	D	0	0
1	1	D	0	0	0

Hàm ngõ ra

$$Y_0=S_1'S_0'D; Y_1=S_1'S_0D; Y_2=S_1S_0'D; Y_3=S_1S_0.D_3$$

Tổng quát:
$$Y_i = m_i D (i = 0,1,...2^n - 1)$$