Điểm	ĐỀ THI CUỐI KỲ - Ngày thi: 30/12/2016	Chữ ký giám thị
	MÔN: KỸ THUẬT SỐ	
	Thời gian làm bài: 110 phút – KHÔNG sử dụng tài liệu	
	Làm bài ngay trên đề thi – Đề thi bao gồm 6 câu Sinh viên trình bày cách làm đầy đủ	
Ho và tên:	MSSV:	Nhóm:


	(1) Beginning	(2) Developing	(3) Accomplished	(4) Exemplary
<u>Câu 1 (2.0đ)</u>				
<u>Câu 2 (2.0đ)</u>				
<u>Câu 3 (2.0đ)</u>				
<u>Câu 4 (1.0đ)</u>				
<u>Câu 5 (2.5đ)</u>				
<u>Câu 6 (1.0đ)</u>				
Tổng cộng (10đ)				

Câu 1: (2.0đ)

a. Chỉ sử dụng một mạch cộng 4 bit (74283) và các cổng logic (nếu cần) để thiết kế mạch tổ hợp có 5 ngõ vào (C, X₃, X₂, X₁, X₀) và 4 ngõ ra (Y₃, Y₂, Y₁, Y₀) có hoạt động như sau:


$$\begin{split} &\text{N\'eu} \ C=0 \ \text{thì} \ Y_3Y_2Y_1Y_0=X_3X_2X_1X_0 \\ &\text{N\'eu} \ C=1 \ \text{thì} \ Y_3Y_2Y_1Y_0=\text{bù} \ 2 \ \text{của} \ X_3X_2X_1X_0 \end{split}$$


Trình bày cách làm và vẽ sơ đồ thiết kế



b. Thiết kế một mạch tổ hợp có ngõ vào là 1 số có dấu 5-bit (M₄M₃M₂M₁M₀) được biểu diễn trong hệ thống số bù 2 (chỉ lấy các giá trị từ **-15** đến +**15**), ngõ ra là số BCD8421 (1-bit hàng chục N₄, 4-bit hàng đơn vị N₃N₂N₁N₀) dùng để **biểu diễn độ lớn của ngõ vào.** (Gợi ý: sử dụng kết quả ở câu a) dưới dạng sơ đồ khối và kết hợp thêm một mạch cộng 4-bit (74283) với 1 mạch so sánh 4-bit). Dấu của kết quả **dùng LED để hiện thị**, nếu là số dương thì LED sáng và ngược lại.

Trình bày cách làm và vẽ sơ đồ thiết kế (tự vẽ LED theo yêu cầu)






Trang 2 / 7


<u>Câu 2:</u> (2.0đ)

Cho $F(a, b, c, d) = \sum (0, 5, 6, 7, 11)$, thiết kế hàm F sử dụng:

a) 1 MUX 4-1 và các cổng logic




b) Tối đa 2 bộ giải mã 2-4 tích cực cao và các cổng logic (nếu cần)




Câu 3: (2.0đ)

a) Sử dụng D_FF có ngõ vào xung clock kích theo cạnh xuống, các ngõ vào Preset (Pr) và Clear (Cl) tích cực mức thấp, thiết kế bộ đếm nối tiếp (bộ đếm bất đồng bộ) 3 bit Q₂Q₁Q₀ (với Q₂ là MSB) đếm lên đầy đủ.



b) Sử dụng bộ đếm ở câu a, hãy thiết kế bộ đếm có dãy đếm 5-bit $(M_4M_3M_2M_1M_0)$ sau (SV có thể sử dụng thêm bộ cộng song 4-bit 74283)


$$3 \rightarrow 5 \rightarrow 7 \rightarrow 9 \rightarrow 11 \rightarrow 13 \rightarrow 15 \rightarrow 17 \rightarrow 3 \dots$$



Trang 4 / 7


Câu 4: (1đ)

Cho ngỗ vào X và trạng thái (state) ban đầu như hình vẽ. Khảo sát trạng thái kế tiếp và hoàn thành xung ngỗ ra Z theo xung clock với giản đồ trạng thái cho trước:



<u>Câu 5:</u> (2.5đ)


Cho hệ tuần tự có giản đồ trạng thái sau (có 1 ngõ vào X, và 3 biến trạng thái $Q_2Q_1Q_0$):





a) Lập bảng chuyển trạng thái và ngỗ vào của từng FF (Q_2 sử dụng JK-FF, Q_1 sử dụng T-FF, Q_0 sử dụng D). (1.0đ)

Trạng thái hiện tại	Ngõ vào	Trạng thái kế tiếp	Ngõ vào các FF		
$\mathbf{Q}_2 \mathbf{Q}_1 \mathbf{Q}_0$	X	$Q_2^+ Q_1^+ Q_0^+$	$J_2 K_2$	T_1	\mathbf{D}_0
0 0 0	0				
0 0 0	1				
0 0 1	0				
0 0 1	1				
0 1 0	0				
0 1 0	1				
0 1 1	0				
0 1 1	1				
1 0 0	0				
1 0 0	1				
1 0 1	0				
1 0 1	1				
1 1 0	0				
1 1 0	1				
1 1 1	0				
1 1 1	1				

b) Dùng bìa K rút gọn và xác định biểu thức của các ngõ vào FF (1.0đ)







	0 0	0 1	1 1	1 0
0 0				
0 1				
11				
1 0				

c) Vẽ sơ đồ thiết kế bằng các FF và cổng cần thiết (FF sử dụng xung clock cạnh lên) (0.5đ)

Câu 6: (1.0đ)

Cho module **tst** có mô tả VHDL như sau:

a) Hãy cho biết chức năng của module trên

b) Hoàn thành giản đồ xung sau:

