Bài tập Kỹ thuật số

Chương 1, 2

- Bài 1. Biểu diễn các số sau trong hệ nhi phân.
 - a. 27.625₈
 - b. 12.6875₁₀
 - c. 6.125₁₀
 - d. 7A.62C₁₆
- Bài 2. Biểu diễn các số sau trong hệ thập lục phân (hex).
 - a. 146.09₁₀
 - b. 203.45₈
 - c. 111100.101011100101_2
 - d. 0110110.100110111101₂
- Bài 3. Biểu diễn các số sau trong hệ bát phân (octal).
 - a. 10.23₁₀
 - b. 1101101011₂
 - c. 5EF.7A₁₆
 - d. C3.BF2₁₆
- **Bài 4.** Biểu diễn các số sau trong hệ nhị phân có dấu 8 bit: i) Dấu và biên độ; ii) Hệ thống số có dấu bù 1; iii) Hệ thống số có dấu bù 2.
 - a. +5
 - b. -5
 - c. +34
 - d. -26
 - e. -126
 - f. +64
 - g. +127
- **Bài 5.** Cho các số nhị phân sau, hãy xác định giá trị của chúng nếu chúng là (i) số nhị phân không dấu; ii) Số có dấu biểu diễn theo dấu và biên độ; iii) Số có dấu bù 1; iv) Số có dấu bù 2.
 - a. 01001001₂
 - b. 10110101₂
 - c. 10101100₂
 - d. 01010111₂
 - e. 10100100₂
 - f. 01010101₂
 - g. 10000000₂

Bài 6. Cho các số nhị phân sau, hãy xác định giá trị của chúng nếu chúng là (i) Số nhị phân không dấu; (ii) Số nhị phân có dấu bù 2; (iii) Mã Gray.

- a. 1000011₂
- b. 110101₂
- c. 1101100₂
- d. 01000010₂

Bài 7. Biểu diễn các số sau sang mã BCD8421, BCD2421, BCD quá 3.

- a. 2
- b. 9
- c. 10
- d. 509

Bài 8. Thực hiện các phép toán sau trên số nhị phân có dấu 8 bit bù 2 và cho biết kết quả có bị tràn hay không (ngoài phạm vi biểu diễn)? Nếu kết quả bị tràn thì tìm cách khắc phục.

- a. (+15) + (+109)
- b. (+127) + (-64)
- c. (+64) + (+64)
- d. (-32) (+96)

Bài 9. Sử dụng các định lý, tiên đề chứng minh các đẳng thức sau:

$$\overline{AB} + \overline{AD} + \overline{BCD} = (\overline{A} + D)(\overline{A} + \overline{C})(\overline{B} + \overline{D})$$

b.
$$\overline{C}D + \overline{B}\overline{C} + \overline{A}BD = (\overline{A} + \overline{C})(B + \overline{C})(\overline{B} + D)$$

$$Z + XY + \overline{X}Z = (X + Z)(Y + Z)$$

- d. $\overline{A \oplus B} = \overline{A} \oplus B$
- $AB(A \oplus B \oplus C) = ABC$

Bài 10. Cho bảng chân trị sau:

A	B	C	F1	F2
0	0	0	0	1
0	0	1	0	0
0	1	0	1	0
0	1	1	0	1
1	0	0	0	1
1	0	1	1	1
1	1	0	0	1
1	1	1	1	0
			2	1 2

- a. Viết biểu thức hàm F1 dưới dạng tích các tổng chuẩn.
- b. Viết biểu thức hàm F2 dưới dạng tổng các tích chuẩn.
- c. Viết hàm F1 dưới dạng Σ và Π .
- d. Viết hàm F2 dưới dạng Σ và Π .

Bài 11. Cho bảng chân trị sau:

A	В	C	F 1	F2
0	0	0	1	1
0	0	1	0	X
0	1	0	X	0
0	1	1	0	1
1	0	0	0	1
1	0	1	1	X
1	1	0	X	X
1	1	1	0	0

Viết hàm F1 và F2 dưới dạng dạng Σ và Π.

Bài 12. Cho các hàm sau:

$$\begin{split} F_1(A,B,C,D) &= \overline{A}BC\overline{D} + A\overline{B}D + ACD + \overline{A}.\overline{C} \\ F_2(A,B,C,D) &= (B+C+\overline{D})(\overline{A}+\overline{C}+\overline{D})(\overline{B}+\overline{D}) \end{split}$$


Hãy lập bảng chân trị của F1 và F2.

Bài 13. Cho các hàm sau:

$$\begin{split} F_1(A,B,C,D) &= \sum (0,1,2,4,6,8,12) + d(3,13,15) \\ F_2(A,B,C,D) &= \prod (1,3,4,5,11,12,14,15).D(0,6,7,8) \end{split}$$

Sử dụng bìa Karnaugh rút gọn hàm F1 và F2.

Bài 14. Cho giản đồ xung sau:




Viết dạng Σ và Π cho hàm F1, F2 và F3 . Lưu ý: A là bit có trọng số cao.

Bài 15. Cho bảng chân trị sau:


A	В	C	D	F1	F2
0	0	0	0	1	1
0	0	0	1	0	1
0	0	1	0	0	0
0	0	1	1	0	1
0	1	0	0	1	1
0	1	0	1	0	1
0	1	1	0	0	0
0	1	1	1	0	1
1	X	X	X	1	0

Viết dạng Σ và Π cho hàm F1 và F2.


Bài 16. Cho sơ đồ mạch sau, hãy viết biểu thức chuẩn 1 và 2 của F1 và F2.



Bài 17. Cho sơ đồ mạch và giản đồ xung các tín hiệu vào như sau (A: MSB), hãy vẽ dạng tín hiệu F.



Bài 18. Cho sơ đồ mạch như sau:



Lập bảng chân trị và viết các hàm trong các trường hợp sau:

- a. E=0 và D=0
- b. E=0

Bài 19. Tìm dạng chính tắc 1 và 2 của các hàm sau:

$$F_1(X,Y,Z) = XY + YZ + XZ$$

$$F_2(X,Y,Z) = XY + \overline{X}Z$$

$$F_3(A,B,C) = A + C + \overline{AB}$$

$$F_4(A, B, C) = \overline{(A \oplus B)} + \overline{ABC}$$

Bài 20. Dùng bìa Karnaugh rút gọn các hàm sau:

$$F_1(A, B, C, D) = \sum (0.1, 2, 4, 5, 8, 10, 12, 14)$$

$$F_2(A, B, C) = \prod (0).D(1,2,3,4,5,6,7)$$

$$F_3(A, B, C, D) = \overline{ABCD} + \overline{AB} + \overline{A(C \oplus D)} + ABC + C\overline{D}$$

$$F_4(A,B,C,D,E) = \prod (1,3,4,5,6,9,12,14,20,21,22,25,28,29).D(13,16,30)$$

Bài 21. Dùng bìa Karnaugh rút gọn các hàm sau:


$$F_1(A, B, C, D) = \sum (1, 2, 4, 7, 9, 15) + d(3, 5)$$

$$F_2(A,B,C,D) = \sum (0,1,2,4,5,8,10,11,14,15)$$

$$F_3(A, B, C, D) = \prod (2,5,7,8,13,15).d(0,10)$$

$$F_4(A, B, C, D) = \prod (0,2,4,5,6,8,10,12,13)$$

Bài 22. Cho hàm F(A,B,C,D) biểu diễn trên giản đồ xung như sau:



- a. Viết biểu thức chuẩn 2 của hàm F.
- b. Biểu diễn hàm trên bìa Karnaugh.
- c. Rút gọn hàm F và vẽ mạch thực hiện chỉ dùng cổng NAND.

Bài 23. Rút gọn hàm sau và thực hiện bằng cổng NAND 2 ngõ vào.

$$F(A, B, C, D) = \sum (4,6,9,10,12,14) + d(8,11,13)$$

Bài 24. Rút gọn hàm sau và thực hiện bằng cổng NOR 2 ngõ vào.

$$F(A, B, C, D) = \prod (0,2,3,4,6,9,10,11).d(7,13,15)$$

Bài 25. Thực hiện hàm F(A,B,C,D) chỉ dùng cổng NAND 2 ngỗ vào.

$$F(A, B, C, D) = \overline{B}(C + \overline{D}) + \overline{ACD}$$

Bài 26. Thực hiện hàm F(A,B,C,D) chỉ dùng cổng NOR 2 ngỗ vào.

$$F(A,B,C,D) = (\overline{A} + \overline{B})(\overline{C} + BCD)$$

Bài 27. Cho các hàm sau:

$$F_1(A, B, C, D) = \overline{(A+C)(C+D) + \overline{ABD}}$$

$$F_2(A, B, C, D) = \overline{\overline{AB} + ABD}(B + \overline{C}D)$$

- a. Hãy biểu diễn các hàm trên bìa Karnaugh.
- b. Viết biểu thức tổng các tích (SOP) cho các hàm F_1 , F_2 .
- c. Rút gọn và vẽ mạch thực hiện dùng toàn cổng NAND 2 ngõ vào.

Bài 28. Cho các hàm sau:

$$\begin{split} F_1(A,B,C,D) &= \sum (0,2,3,4,6,7,8) + d(5,12,14) \\ F_2(A,B,C,D) &= \prod (2,3,8,9,10,12,14,15).D(0,11,13) \end{split}$$

- a. Rút gọn hàm F1 và thực hiện F1 dùng cấu trúc cổng AND-OR.
- b. Rút gọn hàm F2 và thực hiện F2 dùng cấu trúc cổng OR-AND.
- c. Thực hiện F1 dùng cấu trúc toàn NAND 2 ngõ vào.
- d. Thực hiện F2 dùng cấu trúc toàn NOR 2 ngỗ vào.

Bài 29. Cho bảng chân trị sau:

G1	G2	X2	X1	X0	Y0	Y1	Y2	Y3	Y4	Y5	Y6	Y7
0	X	X	X	X	0	0	0	0	0	0	0	0
X	1	X	X	X	0	0	0	0	0	0	0	0
1	0	0	0	0	1	0	0	0	0	0	0	0
1	0	0	0	1	0	1	0	0	0	0	0	0
1	0	0	1	0	0	0	1	0	0	0	0	0
1	0	0	1	1	0	0	0	1	0	0	0	0
1	0	1	0	0	0	0	0	0	1	0	0	0
1	0	1	0	1	0	0	0	0	0	1	0	0
1	0	1	1	0	0	0	0	0	0	0	1	0
1	0	1	1	1	0	0	0	0	0	0	0	1

- a. Viết biểu thức các hàm Y0 đến Y7.
- b. Vẽ sơ đồ logic của các hàm trên.

Bài 30. Cho một hệ tổ hợp hoạt động theo bảng sau:

\mathbf{E}	X1	$\mathbf{X0}$	Y0	Y1	Y2	Y3
1	X	X 0 1 0 1	0	0	0	0
0	0	0	1	0	0	0
0	0	1	0	1	0	0
0	1	0	0	0	1	0
0	1	1	0	0	0	1

- a. Thiết kế hệ tổ hợp này dùng cổng bất kỳ.
- b. Dùng hệ tổ hợp đã thiết kế ở câu a (vẽ ở dạng sơ đồ khối) và các cổng logic thực hiện hàm $F(A,B,C) = \sum (4,6)$

Chương 3, 4

Bài 1. Thiết kế mạch cộng bán phần (HA) thực hiện bằng cổng logic. Sau đó, chỉ dùng các bộ HA (vẽ ở dạng sơ đồ khối) để thực hiện phép tính $(x+1)^2$, biết rằng x là số nhị phân 2 bit không dấu $(x: x_1x_0, với x_1: MSB)$.

Bài 2. Thực hiện các hàm sau bằng IC 74138 và các cổng logic cần thiết.

a.
$$F(A, B, C, D) = \sum (0, 1, 3, 9, 10, 11)$$

b.
$$F(A, B, C, D) = \sum (0, 1, 2, 3, 5, 7, 12, 13, 14, 15)$$

Bài 3. Thực hiện mạch cộng toàn phần (FA) trên cơ sở mạch chọn kênh (Mux) 4→1.

Bài 4. Thiết kế mạch chuyển mã từ mã BCD quá 3 (4-bit) sang mã nhị phân cơ bản (4-bit) chỉ dùng vi mạch 7483 (mạch cộng 4 bit).

Bài 5. Chỉ sử dụng mạch cộng toàn phần FA, hãy thiết kế hệ tổ hợp có bảng chân trị sau:

\mathbf{x}_1	\mathbf{x}_0	\mathbf{y}_0	\mathbf{y}_1	\mathbf{y}_2	y ₃
0	0	0	1	0	0
0	1	1	0	1 1	0
1	0	1	0	1	0
1	1	0	1	1	1

Bài 6. Dùng vi mạch 7483 (mạch cộng 4 bit) và các cổng logic (nếu cần) để thiết kế mạch tổ hợp có hoạt động như sau:

 X ₃	y_3	
 \mathbf{x}_2	y_2	
 \mathbf{x}_1	\mathbf{y}_1	
x ₀ C	\mathbf{y}_0	
C		

- Nếu C=0 thì $y_3y_2y_1y_0 = x_3x_2x_1x_0$
- Nếu C=1 thì $y_3y_2y_1y_0 = bù 2 của x_3x_2x_1x_0$

Bài 7. Thiết kế mạch chuyển mã Gray 4-bit sang mã nhị phân, sử dụng:

- a. Các cổng logic.
- b. Mạch giải mã (decoder) 4→16.

Bài 8. Cho F là một hàm 4 biến A, B, C, D. Hàm F=1 nếu giá trị thập phân tương ứng với các biến của hàm chia hết cho 3 hoặc 5, ngược lại F=0.

- a. Lập bảng chân trị cho hàm F.
- b. Thực hiện hàm F bằng mạch chọn kênh (Mux) 2→1 và các cổng logic.

Bài 9. Cho hàm F(A,B,C) = AB + BC + AC. Hãy thiết kế mạch thực hiện hàm F chỉ sử dụng một vi mạch 74138 (decoder $3 \rightarrow 8$, ngõ ra tích cực thấp) và một cổng có tối đa 4 ngõ vào.


Bài 10. Sử dụng hai vi mạch 74148 (mạch mã hóa ưu tiên $8 \rightarrow 3$) để thực hiện một mạch mã hóa ưu tiên $16 \rightarrow 4$.

Bài 11.Thực hiện các hàm F₁ và F₂ bằng IC74138 và 2 cổng AND 3 ngõ vào.

a.
$$F_1(X, Y, Z) = X\overline{Y}Z + \overline{X}YZ + XY + YZ + \overline{X}Y\overline{Z}$$

b.
$$F_2(X, Y, Z) = XZ + Y\overline{Z}$$

Bài 12. Xác định hàm $F_1(A,B,C)$ và $F_2(A,B,C)$ sau:




Bài 13. Sử dụng 2 bộ HA và 4 cổng AND (mỗi cổng có 2 ngõ vào), thiết kế bộ nhân 2 số không dấu: A*B, với $A: A_1A_0$ ($A_1: MSB$), $B: B_1B_0$ ($B_1: MSB$).

Bài 14. Sử dụng 74138 và các cổng logic thiết kế mạch chuyển mã với ngõ vào là số nhị phân 3-bit: $X_2X_1X_0$ (X_2 : MSB) và 7 ngõ ra: a, b, c, d, e, f, g. Biết rằng 7 ngõ ra này dùng để điều khiển 7 đèn LED loại anode chung để hiển thị tương ứng giá trị ngõ vào như hình bên dưới.

Lưu ý:


- Các chấm tròn màu đen tương ứng với LED sáng.
- Các tổ hợp ngõ vào không dùng thì tắt tất cả các LED.




Bài 15. Sử dụng ba mạch chọn kênh (Mux) $2 \rightarrow 1$ để thực hiện một mạch chọn kênh $4 \rightarrow 1$. Không dùng thêm cổng.

Bài 16. Thiết kế mạch giải mã BCD8421 sang mã LED 7 đoạn anode chung sử dụng PLA.

Bài 17. Cho sơ đồ hệ tổ hợp dùng bộ cộng bán phần (HA) và mux 4→1 như hình bên dưới.



- a. Tìm dạng chính tắc 1 của hàm F(A,B,C,D)
- b. Thực hiện lại hàm F(A,B,C,D) dùng mux 8→1 và cổng NOT (nếu cần).
- **Bài 18.** Thiết kế mạch giải mã BCD8421 sang mã LED 7 đoạn cathode chung sử dụng ROM.
- **Bài 19.** Cho hàm F(x,y,z) và G(x,y,z) thực hiện bằng IC 74138 như hình bên dưới.



- a. Thực hiện hàm F(x,y,z) chỉ sử dụng 2 bộ cộng HA, không dùng thêm cổng logic.
- b. Thực hiện hàm G(x,y,z) chỉ sử dụng 1 mux $4\rightarrow 1$, không dùng thêm cổng logic.
- **Bài 20.** Sử dụng hai vi mạch 74148 (mạch mã hóa 8→3) để thực hiện một mạch mã hóa (encoder) 16→4.
- Bài 21. Thiết kế mạch chuyển mã Gray-4 bit sang mã nhị phân cơ bản, sử dụng:
- a. Các cổng logic.
- b. Mạch giải mã (decoder) 4→16.
- **Bài 22.** Sử dụng các mạch chọn kênh (Mux) 8→1 và mạch chọn kênh 4→1 để thiết kế mạch chọn kênh 32→1.
- **Bài 23.** Cho hàm F(A, B, C) = AB + BC + AC. Hãy thiết kế mạch thực hiện hàm F chỉ sử dụng một vi mạch 74153 (mux $4 \rightarrow 1$, có ngõ cho phép tích cực thấp).
- **Bài 24.** Cho hàm F(A,B,C) = AB + BC + AC. Hãy thiết kế mạch thực hiện hàm F chỉ sử dụng hai mạch cộng bán phần HA và một cổng OR.
- **Bài 25.** Cho F là một hàm 4 biến A, B, C, D. Hàm F=1 nếu trị thập phân tương ứng với các biến của hàm chia hết cho 3 hoặc 5, ngược lại F=0.
- a. Thực hiện hàm F bằng mạch chọn kênh (Mux) 4→1 và các cổng (nếu cần).
- b. Thực hiện hàm F bằng mạch chọn kênh (Mux) 8→1 và các cổng (nếu cần).
- **Bài 26.** Cho F là một hàm 4 biến A, B, C, D. Hàm F=1 nếu trị thập phân tương ứng với các biến của hàm chia hết cho 3 hoặc 5, ngược lại F=0.
- a. Hãy biểu diễn hàm F trên bìa Karnaugh
- b. Hãy rút gọn F và thực hiện F chỉ dùng các mạch cộng bán phần HA.

Bài 27. Thiết kế mạch đếm nối tiếp mod 10 đếm lên dùng T-FF (xung clock cạnh lên, ngõ Pr và ngõ Cl tích cực mức thấp) có dãy đếm bên dưới.

$$0 \rightarrow 1 \rightarrow 2 \rightarrow \dots \rightarrow 9 \rightarrow 0 \rightarrow \dots$$

Bài 28. Thiết kế mạch đếm nối tiếp mod 10 đếm xuống dùng T-FF (xung clock cạnh lên, ngõ Pr và ngõ Cl tích cực mức thấp) có dãy đếm bên dưới.

$$15 \rightarrow 14 \rightarrow 13 \rightarrow \dots \rightarrow 6 \rightarrow 15 \rightarrow \dots$$

Bài 29. Thiết kế mạch đếm nối tiếp mod 10 đếm xuống dùng T-FF (xung clock cạnh lên, ngõ Pr và ngõ Cl tích cực mức thấp) có dãy đếm bên dưới.

$$9 \rightarrow 8 \rightarrow 7 \rightarrow \dots \rightarrow 0 \rightarrow 9 \rightarrow \dots$$

Bài 30. Thiết kế mạch đếm nối tiếp có chức năng đếm lên hoặc đếm xuống đầy đủ 4-bit dùng T-FF (xung clock cạnh xuống) với biến điều khiển C. Khi C=1 thì mạch đếm lên, khi C=0 thì mạch đếm xuống.


Bài 31. Thiết kế mạch đếm song song dùng JK-FF (xung clock cạnh xuống) có dãy đếm như sau:

$$000 \rightarrow 010 \rightarrow 011 \rightarrow 100 \rightarrow 110 \rightarrow 111 \rightarrow 000 \rightarrow ...$$

Các trạng thái ngoài vòng đếm có trạng thái kế tiếp là tùy định.


Bài 32. Thiết kế mạch đếm song song mod 10 có nội dung thay đổi theo quy luật của mã BCD2421 dùng T-FF (xung clock cạnh xuống). Các trạng thái ngoài vòng đếm có trạng thái kế tiếp là tùy định.


Bài 33. Cho mạch đếm sau



Hãy vẽ dạng sóng A, B, C theo CK và cho biết chu kỳ đếm và modulo của bộ đếm.

Bài 34. Cho sơ đồ logic thực hiện bộ đếm nối tiếp (bộ đếm bất đồng bộ) 3-bit $Q_2Q_1Q_0$ (với Q_2 là MSB) dùng JK Flip-Flop như hình vẽ.





a. Hãy vẽ các tín hiệu ngõ ra bộ đếm ($Q_0(LSB)$, Q_1 , Q_2) và tín hiệu reset Z theo xung clock (CK). Giả sử ban đầu $\mathbf{Q_2Q_1Q_0}$ =000.

b. Từ giản đồ xung, xác định chu kỳ đếm và modulo của bộ đếm trên.

Bài 35. Thiết kế mạch đếm song song dùng D-FF (xung clock cạnh xuống) có dãy đếm như sau:

$$000 \rightarrow 010 \rightarrow 011 \rightarrow 101 \rightarrow 110 \rightarrow 111 \rightarrow 000 \rightarrow ...$$

Các trạng thái ngoài vòng đếm có trạng thái kế tiếp là tùy định.

Bài 36. Thiết kế mạch đếm song song dùng T-FF (xung clock cạnh xuống) có dãy đếm như sau:


$$000 \rightarrow 001 \rightarrow 011 \rightarrow 100 \rightarrow 110 \rightarrow 111 \rightarrow 000 \rightarrow ...$$

Các trạng thái ngoài vòng đếm có trạng thái kế tiếp là tùy định.

Bài 37. Sử dụng T-FF (xung clock cạnh xuống), thiết kế mạch đếm song song 3-bit $Q_2Q_1Q_0$ (Q_2 : MSB) có nội dung thay đổi theo quy luật của mã Gray.

Bài 38. Sử dụng SR_FF có ngỗ vào xung clock kích theo cạnh xuống, các ngỗ vào preset (Pr) và clear (Cl) tích cực mức cao, thiết kế bộ đếm nối tiếp (bộ đếm bất đồng bộ) 3-bit $Q_2Q_1Q_0$ (với Q_2 : MSB) đếm lên từ giá tri 5 và modulo của bô đếm bằng 5.

Bài 39. Cho Flip-flop như hình vẽ:




Bảng hoạt động				
X1 X2	$Q^{\scriptscriptstyle +}$			
0 0	1			
0 1	$\bar{\varrho}$			
1 0	0			
1 1	Q			

a. Xác định phương trình đặc tính của Flip-flop trên.


b. Với ngõ vào X1 = 0 và X2 = 1 thì Flip-flop có tính chất gì? Giải thích ngắn gọn.

Bài 40. Cho mạch đếm sau:



- a. Viết biểu thức các ngõ vào cho mỗi FF.
- b. Vẽ graph (giản đồ) trạng thái của bộ đếm.
- c. Bộ đếm có tự kích được không? Giải thích?

Bài 41. Cho Flip-flop như hình vẽ:




<u>Bảng hoạt động</u>					
Cl	M	N	Q^+		
0	X	X	0		
1	0	0	0		
1	0	1	$\overline{\mathcal{Q}}$		
1	1	0	Q		
1	1	1	1		

4-17


- a. Xác định phương trình đặc tính của Flip-flop trên.
- b. Sử dụng D FF để thiết kế MN_FF trên.

Bài 42. Cho mạch đếm sau:



- a. Viết biểu thức các ngõ vào cho mỗi FF.
- b. Vẽ graph (giản đồ) trạng thái của bộ đếm.
- c. Bộ đếm có tự kích được không? Giải thích?

Bài 43. Cho Flip-flop như hình vẽ:




<u>Bảng hoạt động</u>

Cl	M	N	Q^+
0	X	X	0
1	0	0	0
1	0	1	$\overline{\mathcal{Q}}$
1	1	0	Q
1	1	1	1

- a. Xác định phương trình đặc tính của Flip-flop trên.
- b. Sử dụng T_FF để thiết kế MN_FF trên.

Bài 44. Cho mạch đếm sau:




- a. Viết biểu thức các ngõ vào cho mỗi FF.
- b. Vẽ graph (giản đồ) trạng thái của bộ đếm.
- c. Bộ đếm có tự kích được không? Giải thích?
- d. Vẽ giản đồ xung ở ngõ ra các FF theo xung CK, biết trạng thái đầu là ABC=011


Bài 45. Một hệ tuần tự kiểu Mealy có 1 ngõ vào X, và 1 ngõ ra Z. Ngõ ra Z=1 khi ngõ vào X nhận được chuỗi bit liên tiếp là 010 hoặc 1001, ngược lại ngõ ra Z=0. Biết rằng chuỗi được xét liên tục. Hãy thành lập giản đồ trạng thái (state graph) và bảng chuyển trạng thái của hệ trên.

Ví dụ:

Bài 46. Hãy xác định dãy đếm của bộ đếm như hình bên dưới.



Bài 47. Hệ tuần tự được thiết kế bằng PLA và D-FF như hình vẽ. Hãy vẽ giản đồ trạng thái của hệ.



Bài 48.

Cho lưu đồ ASM như hình bên. Viết phương trình ngõ ra U, V và phương trình Q_1^+ , Q_0^+ .

Lưu ý: Gán trạng thái như sau:

- A: $Q_1Q_0 = 10$
- B: $Q_1Q_0 = 01$
- C: $Q_1Q_0 = 00$
- D: $Q_1Q_0 = 11$

