

ĐẠI HỌC QUỐC GIA THÀNH PHỐ HỒ CHÍ MINH
TRƯỜNG ĐẠI HỌC BÁCH KHOA
KHOA ĐIỆN - ĐIỆN TỬ

— * —



BÁO CÁO THỰC TẬP NGOÀI TRƯỜNG
FPGA Implementation of LDPC Decoder
Architecture for Wireless Communication Standards

GVHD : ThS. Nguyễn Trung Hiếu
HỌ VÀ TÊN Vũ Nhật Huy
MSSV : 2311267

Ho Chi Minh City, Ngày 6 tháng 7 năm 2026

Mục lục

1	Giới thiệu	1
1.1	Động lực nghiên cứu	1
1.2	Tình hình nghiên cứu	1
1.3	Cấu trúc báo cáo	2
2	Cơ sở lý thuyết	3
2.1	Tổng quan về Mã Kiểm Tra Chặn Lẻ Mật Độ Thấp (LDPC)	3
2.2	Thuật Toán Giải Mã Min-Sum	3
2.2.1	Các ký hiệu và định nghĩa thuật toán	3
2.2.2	Các bước thực hiện tiến trình giải mã lặp	4
2.2.3	Biểu thức rút gọn phục vụ tối ưu hóa phần cứng	5
3	Thiết kế và thực hiện phần mềm	6
4	Thiết kế và thực hiện phần cứng	7
5	Mô phỏng phần cứng	8
6	Kết quả thực hiện	9

Danh sách hình vẽ

Danh sách bảng

1. Giới thiệu

1.1 Động lực nghiên cứu

Mã kiểm tra chẵn lẻ mật độ thấp (Low-Density Parity-Check - LDPC) đóng vai trò quan trọng trong các hệ thống thông tin hiện đại nhờ khả năng sửa lỗi tối ưu, cho phép hiệu năng tiệm cận giới hạn Shannon đạt tới 0.0045 dB ở tỷ lệ lỗi bit $BER = 10^{-6}$ một cách đáng kinh ngạc. Nhờ đặc tính vượt trội này, mã LDPC đã trở thành một phần không thể thiếu trong các tiêu chuẩn truyền thông không dây băng thông rộng phổ biến như IEEE 802.11n/ad/ay/ax (Wifi), IEEE 802.16e (WiMAX), mạng di động thế hệ mới ETSI 5G, các tiêu chuẩn truyền hình kỹ thuật số như DVB-T2, DVB-S2, DVB-C2 và cũng như trong các công nghệ lưu trữ tiên tiến như ổ cứng thể rắn (SSD).

Trong thực tế triển khai, các ứng dụng truyền thông hiện đại đòi hỏi tốc độ dữ liệu ngày càng cao và khả năng tương thích linh hoạt với nhiều tiêu chuẩn khác nhau. Tuy nhiên, phần lớn các kiến trúc giải mã song song hiện nay chỉ được thiết kế cố định cho một tiêu chuẩn truyền thông duy nhất hoặc một chiều dài từ mã cụ thể, dẫn đến sự thiếu linh hoạt nghiêm trọng. Bên cạnh đó, các nghiên cứu trước đây thường lạm dụng tài nguyên bộ nhớ khối (BRAM) để lưu trữ các giá trị nội bộ mà chưa chú trọng đến việc tối ưu hóa cách thức lưu trữ ma trận kiểm tra chẵn lẻ thưa (Sparse Parity-Check Matrix), gây lãng phí tài nguyên phần cứng trên chip.

Việc giải quyết bài toán tối ưu hóa tài nguyên lưu trữ đồng thời tăng cường khả năng cấu hình cho bộ giải mã là vô cùng cấp thiết. Một kiến trúc giải mã QC-LDPC có thể tái cấu hình linh hoạt sẽ giúp giảm thiểu chi phí thiết kế phần cứng và đẩy nhanh tốc độ xử lý.

Kết quả của nghiên cứu này có thể ứng dụng trực tiếp vào các hệ thống hạ tầng viễn thông không dây tốc độ cao và các thiết bị lưu trữ thế hệ mới, đáp ứng đồng thời cả hai tiêu chuẩn phổ biến là WiMAX và WiFi trên cùng một nền tảng phần cứng.

1.2 Tình hình nghiên cứu

Trong thập kỷ qua, đã có rất nhiều công trình nghiên cứu về kiến trúc giải mã LDPC song song được công bố nhằm đáp ứng yêu cầu khắt khe về băng thông của các đặc tả kỹ thuật hiện đại. Các kiến trúc được đề xuất tiêu biểu trong các nghiên cứu trước đây đã chứng minh được hiệu năng xử lý ở các mức độ nhất định.

Phương pháp luận và kết quả của các nghiên cứu trước: Phần lớn các tác giả tập trung vào việc khai thác tính chất song song mã hóa để tăng băng thông và sử dụng rộng rãi bộ nhớ BRAM tích hợp để lưu trữ các giá trị tính toán nội bộ của bộ giải mã.

Hạn chế của các nghiên cứu trước và khoảng trống tri thức: Tính linh hoạt kém, ngoại trừ một số ít công trình cung cấp bộ giải mã vạn năng có khả năng tham số hóa, hầu hết các kiến trúc giải mã hiện tại đều bị giới hạn trong một khung tiêu chuẩn hoặc một chiều dài từ mã cố định. Khai thác tài nguyên chưa tối ưu, rất ít kiến trúc chú ý đến cách thức lưu trữ hiệu quả ma trận thưa. Việc lưu trữ ma trận kiểm tra một cách thông thường không chỉ chiếm dụng dung lượng bộ nhớ lớn mà còn làm phức tạp hóa quá trình truy xuất dữ liệu song song từ BRAM.

1.3 Cấu trúc báo cáo

Tổng quan toàn bộ quá trình thực hiện và triển khai bộ giải mã LDPC, bản báo cáo này được cấu trúc thành 7 chương như sau:

- Chương 1: Giới thiệu.
- Chương 2: Cơ sở lý thuyết.
- Chương 3: Thiết kế và thực hiện phần mềm.
- Chương 4: Thiết kế và thực hiện phần cứng.
- Chương 5: Mô phỏng phần cứng.
- Chương 6: Kết quả thực hiện.
- Chương 7: Kết luận và hướng phát triển.

2. Cơ sở lý thuyết

2.1 Tổng quan về Mã Kiểm Tra Chẵn Lẻ Mật Độ Thấp (LDPC)

LDPC là một lớp mã khối tuyến tính được phát triển ban đầu bởi Gallager vào năm 1963 [1]. Đặc tính tuyến tính này cho phép mã được áp dụng trực tiếp lên các khối dữ liệu nguồn để thực hiện chức năng phát hiện và sửa lỗi trên kênh truyền nhiễu.

Khái niệm mật độ thấp xuất phát từ đặc điểm cấu trúc hình học của ma trận kiểm tra chẵn lẻ H (parity-check matrix) đại diện cho mã. Ma trận H là một ma trận thưa, nghĩa là số lượng phần tử có giá trị bằng '1' chiếm tỷ lệ rất nhỏ so với số lượng phần tử mang giá trị bằng '0' bên trong ma trận.

Một mã khối tuyến tính LDPC đều đặn loại (N, K) được biểu diễn cấu trúc thông qua ma trận kiểm tra H có kích thước $M \times N$, với $M \geq N - K$ hàng và N cột. Khi biểu diễn dưới dạng đồ thị hai phía Tanner:

- Các nút kiểm tra (Check Nodes - CN): Đại diện bởi M hàng của ma trận H , đóng vai trò kiểm tra tính ràng buộc chẵn lẻ của các phương trình toán học.
- Các nút biến (Variable Nodes - VN): Đại diện bởi N cột của ma trận H , tương ứng trực tiếp với các phần tử bit cấu thành nên một từ mã.

Nhờ vào bản chất cấu trúc thưa này, mã LDPC sở hữu khả năng sửa lỗi vượt trội và tối ưu, cho phép hiệu năng của hệ thống tiệm cận rất gần giới hạn Shannon (có thể đạt mức cách giới hạn Shannon chỉ 0.0045 dB ở tỷ lệ lỗi bit BER là 10^{-6}). Chính vì lý do đó, mã LDPC đã trở thành một phần cốt lõi trong các tiêu chuẩn truyền thông không dây băng thông rộng hiện đại như IEEE 802.11n (WiFi) và IEEE 802.16e (WiMAX).

2.2 Thuật Toán Giải Mã Min-Sum

Thuật toán giải mã Min-Sum (MSA) là một phiên bản đơn giản hóa của thuật toán Belief Propagation (BP). Sự đơn giản hóa này được thực hiện bằng cách giảm thiểu tối đa độ phức tạp tính toán tại các khối chức năng chịu trách nhiệm cập nhật nút kiểm tra (Check Node Update - CNU). So với thuật toán BP, việc ứng dụng thuật toán Min-Sum giúp giảm thiểu đáng kể tài nguyên phần cứng tiêu thụ cũng như hạ thấp độ phức tạp xử lý toán học của khối CNU [2].

2.2.1 Các ký hiệu và định nghĩa thuật toán

Hệ thống giải mã quy ước các đại lượng toán học cơ bản bao gồm:

- c_n : Biểu thị cho bit thứ n của một từ mã phát đi từ nguồn.
- y_n : Giá trị tín hiệu thu được từ kênh truyền ở đầu vào bộ giải mã.
- $r_{mn}[k]$: Thông điệp truyền từ nút kiểm tra m đến nút biến n tại vòng lặp thứ k (thông điệp Check-to-Variable - CTV).
- $q_{mn}[k]$: Thông điệp truyền từ nút biến n đến nút kiểm tra m tại vòng lặp thứ k (thông điệp Variable-to-Check - VTC).
- $N(m)$: Tập hợp các nút biến tham gia vào phương trình kiểm tra của nút kiểm tra m .
- $M(n)$: Tập hợp các nút kiểm tra liên kết trực tiếp với nút biến n .
- $N(m) \setminus n$: Tập hợp các nút biến thuộc $N(m)$ ngoại trừ chính nút biến vị trí n .

- $M(n) \setminus m$: Tập hợp các nút kiểm tra thuộc $M(n)$ ngoại trừ chính nút kiểm tra vị trí m .

2.2.2 Các bước thực hiện tiến trình giải mã lặp

Thuật toán giải mã Min-Sum được vận hành tuần tự qua hai giai đoạn chính:

Bước 1: Khởi tạo (Initialization). Tại bước này, giá trị xác suất kênh truyền p_n (thông tin nội tại) của nút biến n được xác định dựa trên tỷ số của xác suất tiên nghiệm:

$$p_n = \log \frac{P(y_n | c_n = 0)}{P(y_n | c_n = 1)} \quad (2.1)$$

Đồng thời, giá trị ban đầu của các thông điệp phản hồi từ nút kiểm tra m đến nút biến n được thiết lập bằng không: $r_{mn}[0] = 0$.

Bước 2: Giải mã lặp (Iterative Decoding). Quá trình tính toán lặp được thực hiện liên tục qua các chu kỳ cho đến khi thỏa mãn điều kiện dừng của thuật toán.

Tại vòng lặp thứ k , thông điệp $q_{mn}[k]$ phát ra từ nút biến đến nút kiểm tra được tổng hợp bằng cách cộng thông tin nội tại của kênh với tổng các thông điệp phản hồi từ các nút kiểm tra liên kết còn lại thông qua công thức:

$$q_{mn}[k] = p_n + \sum_{m' \in \{M(n) \setminus m\}} r_{m'n}[k-1] \quad (2.2)$$

Bộ giải mã tiến hành thực hiện phép quyết định cứng bằng cách tính toán giá trị xác suất hậu nghiệm (A-Posterior Probability - APP) $\Lambda_n[k]$ tại nút biến n hiện tại:

$$\Lambda_n[k] = p_n + \sum_{m' \in M(n)} r_{m'n}[k-1] \quad (2.3)$$

Giá trị của bit kết quả x_n thuộc vectơ từ mã ước lượng sẽ được xác định theo quy tắc:

$$x_n = \begin{cases} 0 & \text{nếu } \Lambda_n[k] > 0 \\ 1 & \text{ngược lại} \end{cases} \quad (2.4)$$

Vòng lặp giải mã sẽ kết thúc hoàn toàn khi vectơ kết quả $x = [x_1, x_2, \dots, x_N]$ thỏa mãn đồng thời tất cả các phương trình kiểm tra chẵn lẻ mang tính tuyến tính của ma trận:

$$H \cdot x = 0 \quad (2.5)$$

Hoặc tiến trình lặp cũng sẽ tự động dừng lại nếu số vòng lặp hiện tại đạt đến giá trị ngưỡng tối đa được thiết lập từ trước trong cấu hình phần cứng hệ thống. Nếu từ mã hợp lệ, chế độ xuất kết quả được kích hoạt để đưa dữ liệu đã sửa lỗi ra ngoài đầu ra.

Nếu phép toán kiểm tra ma trận không thỏa mãn ($H \cdot x \neq 0$), thông điệp kiểm tra phản hồi ngược lại $r_{mn}[k]$ gửi đến nút biến m sẽ được tính toán dựa trên tích các dấu và giá trị cực tiểu của các thông điệp VTC thuộc tập liên kết loại trừ:

$$r_{mn}[k] = \left(\prod_{n' \in \{N(m) \setminus n\}} \text{sign}(q_{mn'}[k]) \right) \times \left(\alpha \times \min_{n' \in \{N(m) \setminus n\}} \{|q_{mn'}[k]|\} \right) \quad (2.6)$$

Trong đó, α là hệ số tỷ lệ điều chỉnh cố định ($\alpha \leq 1$) nhằm bù đắp cho sự suy giảm biên độ do việc thay thế phép toán hình học phức tạp của thuật toán BP bằng phép toán tìm giá trị nhỏ nhất của thuật toán Min-Sum.

2.2.3 Biểu thức rút gọn phục vụ tối ưu hóa phần cứng

Để thuận tiện cho việc thiết kế kiến trúc đọc/ghi song song dữ liệu từ các khối bộ nhớ Dual-port RAM (BRAM), cấu trúc toán học của thuật toán giải mã được tinh chỉnh thành các biểu thức quan hệ trực tiếp giữa giá trị APP và các thông điệp liên quan nhằm giảm độ trễ xử lý:

- Tính toán thông điệp VTC rút gọn:

$$VTC_n = APP_n - CTV_n, \quad n = 1 \dots d_r \quad (2.7)$$

với d_r là trọng số hàng của ma trận kiểm tra chẵn lẻ.

- Cập nhật giá trị APP mới cho vòng lặp kế tiếp:

$$APP_{newn} = VTC_n + CTV_{newn}, \quad n = 1 \dots d_r \quad (2.8)$$

3. Thiết kế và thực hiện phần mềm

4. Thiết kế và thực hiện phần cứng

5. Mô phỏng phần cứng

6. Kết quả thực hiện

Tài liệu tham khảo

- [1] R. G. Gallager, “Low-Density Parity-Check Codes,” Cambridge, MA: M.I.T. Press, 1963.
- [2] K. Zhang, X. Huang **and** Z. Wang, “High-throughput layered decoder implementation for quasi-cyclic LDPC codes,” *IEEE J.Sel. A. Commun.*, **jourvol** 27, **number** 6, **pages** 98–994, **august** 2009, ISSN: 0733-8716. DOI: 10.1109/JSAC.2009.090816 **url:** <https://doi.org/10.1109/JSAC.2009.090816>