ĐẠI HỌC QUỐC GIA THÀNH PHỐ HỒ CHÍ MINH

TRƯỜNG ĐẠI HỌC BÁCH KHOA

KHOA ĐIỆN - ĐIỆN TỬ

BỘ MÔN ĐIỆN TỬ

BÀI TẬP LỚN XỬ LÝ TÍN HIỆU SỐ VỚI FPGA

Lab 1 - Bộ tạo sóng (Waveform Generator)

Lớp: L01 - Nhóm: 17

GVHD: ThS. Nguyễn Tuấn Hùng

SV: Vũ Nhật Huy - 2311267 - 100%

Nguyễn Văn Tài - 2114697 - 50%

Nguyễn Mạnh Đông Thức - 2035062 - 100%

Thành phố Hồ Chí Minh, năm 2026

LỜI NÓI ĐẦU

Nhóm xin gửi lời cảm ơn chân thành và sự tri ân sâu sắc đối với thầy Nguyễn Tuấn Hùng, giảng viên Bộ môn Điện tử trường Đại học Bách khoa - Đại học Quốc gia Thành phố Hồ Chí Minh, đã tạo điều kiện cho chúng em có nhiều thời gian cho môn học Xử lý tín hiệu số với FPGA. Và đồng thời chúng em cũng xin chân thành cảm ơn thầy đã nhiệt tình hướng dẫn hướng dẫn giúp chúng em hoàn thành tốt bài tập lớn này.

Trong quá trình học tập, cũng như là trong quá trình làm bài báo cáo bài tập lớn, do điều kiện khó khăn khó tránh khỏi sai sót, rất mong Thầy có thể thông cảm. Đồng thời do trình độ lý luận cũng như kinh nghiệm thực tiễn còn hạn chế nên bài báo cáo không thể tránh khỏi những thiếu sót, em rất mong nhận được ý kiến đóng góp từ Thầy để em học thêm được nhiều kinh nghiệm và sẽ hoàn thành tốt những Đồ án, Luận văn tốt nghiệp trong tương lai.

Nhóm xin chân thành cảm ơn Thầy!

Chúc Thầy sức khỏe và thành đạt.

1. Giới thiệu

1.1 Tổng quan về bộ tạo sóng (Waveform Generator):

Bộ tạo dạng sóng là một công cụ không thể thiếu trong lĩnh vực điện tử và xử lý tín hiệu. Nó tạo ra các tín hiệu điện áp có hình dạng và tần số xác định, phục vụ cho nhiều mục đích khác nhau như kiểm tra và đo lường thiết bị, mô phỏng tín hiệu trong các hệ thống, hoặc tạo ra tín hiệu điều khiển trong các ứng dụng công nghiệp.

Các dạng sóng là biểu diễn đồ họa của sự thay đổi của tín hiệu theo thời gian. Các dạng sóng phổ biến bao gồm:

- Sóng hình sin: Một dao động trơn tru, tuần hoàn.
- Sóng vuông: Một dạng sóng tuần hoàn luân phiên giữa hai mức.
- Sóng tam giác: Một dạng sóng tuần hoàn có biên độ tăng và giảm tuyến tính.
- Sóng răng cưa: Một dạng sóng tuần hoàn có biên độ tăng tuyến tính rồi giảm đột ngột.
- Sóng ECG: Một dạng sóng mô phỏng hoạt động điện của tim.

Trong báo cáo này, nhóm sẽ trình bày cách thiết kế và triển khai một bộ tạo dạng sóng linh hoạt sử dụng FPGA. Bộ tạo sóng có khả năng tạo ra nhiều loại dạng sóng khác nhau với các thông số có thể điều chỉnh như tần số, biên độ và chu kỳ nhiệm vụ, và có khả năng đưa nhiễu vào các dạng sóng này. Việc triển khai cuối cùng sẽ được thực hiện trên FPGA sử dụng Bộ phát triển chuẩn DE10 – Standard.

1.2 Yêu cầu thiết kế:

Máy tạo sóng sẽ được thiết kế dựa trên một ngôn ngữ mô tả phần cứng (VHDL, Verilog, System Verilog,...). Thực hiện được các chức năng thay đổi tần số, biên độ của các sóng. Bên cạnh đó máy tạo sóng có khả năng thêm nhiễu vào tín hiệu nếu người dùng yêu cầu.

Sau khi hoàn thành thiết kế bằng ngôn ngữ mô tả phần cứng, tiến hành sử dụng các công cụ mô phỏng để xác minh tính chính xác của thiết kế (Modelsim, Questa...) để đảm bảo rằng tất cả các dạng sóng và tham số có thể được tạo và điều chỉnh chính xác.

Sau khi kiểm tra thông qua các công cụ mô phỏng. Yêu cầu thực hiện bản thiết kế trên FPGA, bằng cách sử dụng DE10 Standard Development Kit (DE2 không được phép thực hiện). Sử dụng Codec có sẵn trên Kit và cáp 3.5 – BNC để kết nối FPGA với oscilloscope, sau đó xác minh đầu ra trên máy hiện sóng để đảm bảo sóng tạo ra phù hợp với kết quả mô phỏng.

2. Kế hoạch thiết kế

2.1 Tổng quan toàn bộ hệ thống



Hình 1: *Sơ đồ khối của toàn bộ hệ thống*

Để thực hiện máy phát sóng nhóm thực hiện chia hệ thống ra thành các module nhỏ thực hiện các chức năng: điều chỉnh tần số, tạo ra các dạng sóng riêng biệt, điều chỉnh biên độ và tạo nhiễu cho tín hiệu đầu ra. Hệ thống bao gồm:

- Bộ chia tần: thực hiện chia xung clock đầu vào (50MHz) thành các tần số 1KHz, 2KHz, 5KHz, 10KHz. Đầu ra của bộ này sẽ được đưa vào các bộ tạo sóng để tạo ra các sóng có tần số tương ứng.

- Các bộ tạo sóng sine, triangle, sawtooth, ECG: các bộ này sẽ sử dụng xung clock từ bộ chia tần lần lượt tạo các ngõ ra tưởng ứng bằng các giải thuật để hình thành hình dạng sóng mong muốn.

- Bộ khuếch đại biên độ: thực hiện chuyển 16 bit ngõ vào nhận được từ các bộ tạo sóng thành tín hiệu 24 bit.

- Bộ tạo nhiễu: tạo ra các giá trị random và cộng với giá trị của sóng ngõ ra từ bộ khếch đại biên độ.

Với nhiệm vụ điều chỉnh duty cycle, nhóm thực hiện điều chỉnh duty cycle của bộ tạo sóng vuông từ đó dựa vào sóng vuông đã được tạo để thực hiện duty cycle của các sóng tam giác, răng cưa.

Sơ đồ chân của hệ thống:

Signal	**Width**	**Direction**	**Description**
clk	1	Input	clk KIT 50MHz
rst	1	Input	Reset tích cực cao
sel_wave	3	Input	000: square, 001: saw, 010: triangle, 011: sin, 100: ecg Default: no wave (string bit 0)
sel_f	2	Input	00: 1KHz (256clk) 01: 2KHz (256clk) 10: 5KHz (256clk) 11: 10KHz (256clk)
amp_sel	2	Input	00: 25% 01: 50% 10: 75% 11: 100%
dc_sel	1	Input	Tín hiệu điều chỉnh duty cycle
sel_n	1	Input	0: wave no noise 1: wave + noise
gen_out	24	Output	Tín hiệu sóng ngõ ra

2.2 Bộ chia tần (frequency divider)



Hình 2: *Sơ đồ khối bộ chia tần*

Nhóm thực hiện chia tần từ xung clock nội 50MHz của Kit DE10. Do bảng LUT của sóng sine chứa 256 mẫu giá trị nên nhóm quyết định giá trị của các biến đếm "divisor" sẽ được xác định theo công thức:

$$divisor = \frac{50 \times 10^6}{f \times 256}$$

Giá trị của biến divisor với từng tần số tương ứng là:

Tần số	**Divisor**	
	Dicemal	**Hex**
1KHz	195	8'hC3
2KHz	97	8'h61
5KHz	39	8'h27
10KHz	19	8'h13

Bộ chia tần số này hoạt động bằng cách lựa chọn hệ số chia current_divisor tương ứng với tần số mong muốn (từ 1 KHz đến 100 KHz) thông qua tín hiệu điều khiển sel. Trong mỗi chu kỳ xung nhịp, bộ đếm counter sẽ tăng dần từ 0 cho đến khi chạm ngưỡng current_divisor - 1 thì tự động reset về 0 để bắt đầu một chu kỳ mới. Dựa trên nguyên lý so sánh, khi giá trị counter thấp hơn ngưỡng trung gian h_divisor, tín hiệu ngõ ra sẽ được thiết lập ở mức 1 và chuyển sang mức 0 khi vượt ngưỡng, giúp tạo ra một chuỗi xung có tần số đã được giảm đi theo đúng tỷ lệ lựa chọn.

2.3 Bộ tạo sóng sine (sine generator)



Hình 3: *Sơ đồ khối bộ tạo sóng sin*

Module sin_wave được thiết kế để tạo ra dạng sóng sin bằng cách sử dụng một bảng tra cứu

(Look-Up Table - LUT) chứa các mẫu sóng sine. Bảng LUT được tạo từ Matlab bằng công thức:

$$lut[i] = A \times \sin\left(\frac{2\pi i}{N}\right)$$

Với:

- i là chỉ số lấy mẫu (chạy từ 0 đến $N-1$)
- N là số lượng mẫu trong một chu kỳ của sóng sine
- A là biên độ tối đa của sóng sine ($2^{16}-1$)

Sau khi có được các giá trị lut[i], sử dụng hàm "dec2hex" để chuyển các giá trị từ định dạng decimal sang hex. Các giá trị trong LUT được lưu vào một file .hex. Và các giá trị này sẽ lưu lưu vào một mảng nhớ thông qua lệnh $readmenh() trong verilog.

Sóng sine sẽ được xuất từ giá trị trong bảng LUT theo từng xung clock ra của bộ chia tần ở trên. Mỗi xung clock sẽ tăng giá trị "address" lên một đơn vị và ngõ ra sẽ dựa vào address để truy xuất giá trị trong mảng nhớ đã lưu các giá trị LUT.



Hình 4: *Sơ đồ phần cứng*



Hình 5: *Sơ đồ giải thuật RTL*

2.4 Bộ tạo sóng vuông (square generator)



Hình 6: *Sơ đồ khối bộ tạo sóng vuông*

Sóng vuông được tạo bằng cách sử dụng một biến đầu ra "square_out" có độ rộng 16-bit; nếu điều kiện thỏa mãn thì giá trị ngõ ra sẽ được gán mức đỉnh dương là 'h7fff, ngược lại ngõ ra sẽ xuất giá trị đỉnh âm là 'h8000. Giá trị của "square_out" và tín hiệu "level" được quyết định bằng cách so sánh biến đếm "counter" với ngưỡng "dc_max". Ngưỡng "dc_max" này đóng vai trò tương tự như các phép toán dịch bit để thiết lập độ rộng xung: nếu "counter < dc_max" thì ngõ ra xuất mức cao, ngược lại sẽ xuất mức thấp. Việc giá trị "counter" được so sánh với ngưỡng nào sẽ do tín hiệu điều khiển "dc" quyết định; chẳng hạn nếu dc = 2'b10, ngưỡng dc_max được thiết lập là 128 (tương đương phép toán 8'd255 » 1), nghĩa là sóng ngõ ra hoạt động với Duty Cycle 50%, còn khi dc = 2'b01, ngưỡng dc_max là 64 (tương đương 8'd255 » 2), nghĩa là sóng ngõ ra hoạt động với Duty Cycle 25%.

2.5 Bộ tạo sóng tam giác (triangle generator)



Hình 7: *Sơ đồ khối bộ tạo sóng tam giác*

Bộ trig_wave có nhiệm vụ tạo ra một tín hiệu dạng có biên độ tăng dần từ 0 lên giá trị cực đại, sau đó giảm dần về 0 và lặp lại. Ngõ vào của bộ gồm: chân clk là clock ở ngõ ra của bộ freq_divider, chân reset tích cực cao rst và tín hiệu sóng vuông từ bộ square_wave. Ngõ ra là tín hiệu 16 bit dạng tam giác.

2.6 Bộ tạo sóng răng cưa (sawtooth generator)



Hình 8: *Sơ đồ khối bộ tạo sóng răng cưa*

Bộ saw_wave có nhiệm vụ tạo ra một tín hiệu có biên độ tăng dần từ mức cực tiểu lên giá trị cực đại và sau đó quay trở lại mức cực tiểu để tạo thành hình răng cưa. Ngõ vào của bộ gồm: chân clk nhận xung nhịp hệ thống, tín hiệu cho phép clk_en từ bộ freq_divider, chân reset tích cực cao rst và tín hiệu điều khiển dc từ bộ square_wave. Ngõ ra là tín hiệu 16-bit dạng răng cưa saw_out.

2.7 Bộ tạo sóng điện tim (ECG generator)



Hình 9: *Sơ đồ khối bộ tạo sóng điện tim*

Module ecg_wave được thiết kế để tạo ra dạng sóng ECG (điện tâm đồ) bằng cách sử dụng một bảng tra cứu (Look-Up Table - LUT) chứa các mẫu sóng ECG. Ngõ vào của bộ tạo sóng ECG nhận clk từ dao động nội của FPGA và chân reset rst tích cực cao. Ngõ ra của bộ là tín hiệu ecg_out 16 bit dạng điện tâm đồ.

2.8 Bộ tạo nhiễu:

Bộ tạo nhiễu (NOISE) được thiết kế để tạo ra tín hiệu nhiễu có thể điều chỉnh cả tần số và biên độ. Hệ thống bao gồm ba khối chức năng chính:

a) **Khối noise_freq:**

- Chức năng: Tạo ra xung nhịp phù hợp để điều khiển quá trình sinh nhiễu.
- Đầu vào: Nhận tín hiệu xung nhịp hệ thống clk_t và các tín hiệu điều khiển rst_t, sel_n[1:0] để thay đổi tần số nhiễu.

- Đầu ra: Phát ra tín hiệu xung nhịp en_f, điều khiển quá trình tạo nhiễu trong khối tiếp theo.

b) **Khối noise_gen:**

- Chức năng: Tạo ra tín hiệu nhiễu dựa trên xung nhịp đầu vào.
- Đầu vào: Nhận tín hiệu xung nhịp clk_t, tín hiệu điều khiển sel_n[1:0], và tín hiệu reset rst_t.
- Đầu ra: Xuất tín hiệu nhiễu out[15:0], có biên độ ban đầu cố định.

c) **Khối noise_amp:**

- Chức năng: Khuếch đại tín hiệu nhiễu theo hệ số điều chỉnh.
- Đầu vào: Nhận tín hiệu nhiễu từ noise_gen (gen_0[15:0]) và hệ số khuếch đại sel_amp[2:0].
- Đầu ra: Xuất tín hiệu nhiễu đã khuếch đại top_o[23:0], có biên độ lớn hơn so với tín hiệu ban đầu.



Hình 10: *Sơ đồ khối bộ tạo nhiễu*

Bộ tạo nhiễu Random (LFSR): LFSR (Thanh ghi dịch phản hồi tuyến tính) là một mạch số có khả năng tạo ra chuỗi số giả ngẫu nhiên hoặc tạo các mã hóa đặc biệt. Nó hoạt động dựa trên nguyên lý dịch bit trong thanh ghi và sử dụng một hàm phản hồi tuyến tính để tạo giá trị mới từ các bit trước đó.



Hình 11: *Sơ đồ nguyên lý của LFSR*

Nguyên lý hoạt động:

- Khởi tạo: Khi tín hiệu reset (rst_ni) kích hoạt, toàn bộ thanh ghi được đặt về 0. Nếu tín hiệu sel_i được bật, LFSR sẽ được nạp giá trị từ seed.

- Dịch bit: Ở mỗi cạnh lên của xung nhịp (clk_i), các bit trong thanh ghi lfsr được dịch dần sang phải.
- Phản hồi tuyến tính: Bit mới nhất (lfsr[0]) được sinh ra bằng cách thực hiện phép XOR trên các bit chọn lọc từ thanh ghi (lfsr[16], lfsr[14], lfsr[13], lfsr[11]). Đây là yếu tố tạo tính tuần hoàn và giả ngẫu nhiên của LFSR.
- Lặp chu kỳ: Sau một số xung nhịp nhất định, LFSR sẽ sinh ra một chuỗi số có chu kỳ lặp lại, tùy thuộc vào độ rộng WD và vị trí các tap XOR.

2.9 Bộ tạo khuếch đại

Sau khi các module tạo sóng tạo ra các dạng sóng (sine, square, triangle, sawtooth, ecg), sẽ được đưa vào khối khuếch đại. Tại khối này, sẽ lấy bit dấu của tín hiệu ngõ vào chèn bit [23:16] của tính hiệu ngõ ra còn bit [15:0] của tính hiệu ngõ ra sẽ là 16 bit của tín hiệu ngõ vào. Sau đó điều chỉnh tín hiệu ngõ vào 3 bit "i_anp" để điều chỉnh biên độ của tín hiệu ngõ ra bằng cách dịch trái các bit (giá trị của 3 bit "i_amp" sẽ là số bit dịch trái. VD: i_amp = 000 => tín hiệu ngõ ra là tín hiệu ngõ vào được giữ nguyên, i_amp = 001 => tín hiệu ngõ ra là tín hiệu ngõ vào được dịch trái 1 bit, tương tự cho các i_amp sau).

3. Kế hoạch kiểm tra

3.1 Bộ chia tần số

Bộ chia tần được kiểm tra bằng cách cấp xung clock 50MHz và điều chỉnh các giá trị f_sel theo thời gian. Chu kỳ clock tương ứng với mỗi giá trị được xác định theo công thức: $F = \frac{50 * 10^6}{count}$. Bảng kiểm tra tương ứng:

Tần số	1 kHz	5 kHz	50 kHz	100 kHz
Chu kỳ 1 clock	1 ms	0.2 ms	20 us	10 us

Dạng sóng mô phỏng ModelSim:



3.2 Bộ tạo sóng sin

Cấp các xung clock từ bộ chia tần vào khối sin_wave và quan sát kết quả dựatrên chu kỳ của tín hiệu. Dạng sóng mô phỏng ModelSim:



3.3 Bộ tạo sóng square

Cấp các xung clock từ bộ chia tần vào khối square_wave, đồng thời điều chỉnh tín hiệu "dc" và quan sát kết quả dựa trên chu kỳ của tín hiệu. Dạng sóng mô phỏng ModelSim:



Bộ tạo sóng vuông cơ bản tạo được các sóng ở các tần số 1KHz, 5KHz, 10KHz, 50KHz và điều chỉnh sóng hoạt động được ở duty cycle 50% và 25%.

3.4 Bộ tạo sóng tam giác

Cấp các xung clock từ bộ chia tần và tín hiệu ngõ ra của khối square_wave vào khối trig_wave, đồng thời điều chỉnh tín hiệu "dc" và quan sát kết quả dựa trên chu kỳ của tín hiệu. Thiết kế tạo



được sóng tam giác thay đổi tần số và duty cycle theo tần số và duty cycle của sóng vuông.

3.5 Bộ tạo sóng răng cưa

Cấp các xung clock từ bộ chia tần và tín hiệu ngõ ra của khối square_wave vào khối saw_wave, đồng thời điều chỉnh tín hiệu "dc" và quan sát kết quả dựa trên chu kỳ của tín hiệu.



Thiết kế tạo được sóng răng cưa thay đổi tần số và duty cycle theo tần số và duty cycle của sóng vuông.

3.6 Bộ tạo sóng ECG

Cấp các xung clock từ bộ chia tần vào khối square_wave, đồng thời điều chỉnh tín hiệu "dc" và quan sát kết quả dựatrên chu kỳ của tín hiệu. Dạng sóng mô phỏng ModelSim:



3.7 Bộ tạo nhiễu

Thực hiện mô phỏng trên modelsim cho từng chức năng của các khối:



4. Thực hiện trên kit FPGA

5. Kết luận

Nhóm đã hoàn thành việc thiết kế các bộ tạo sóng và các khối chức năng điều chỉnh tần số, biên độ, chu kỳ nhiệm vụ (duty cycle) đạt chuẩn yêu cầu kỹ thuật. Kết quả mô phỏng trên phần mềm ModelSim xác nhận các module hoạt động chính xác và đồng bộ theo đúng kịch bản đề ra. Tuy nhiên, do những hạn chế khách quan trong quá trình cấu hình phần cứng, việc hiện thực hóa và tối ưu hóa hệ thống trên kit FPGA DE10 hiện vẫn đang trong giai đoạn thử nghiệm và cần thêm thời gian để hoàn thiện.