پیش گزارش آزمایش ۱

بردیا برائی نژاد(۹۲۱۰۱۲۲۹)

۱. 4069 از نوع CMOS است و 74LSO4 از نوع TTL است و هر کدام ۲ گیت اینورتر دارد.

CD4069 cmos ic


INVERTER CIRCUIT

DESCRIPTION

The UTC CD4069 is a CMOS IC with six inverter circuits and designed for using of wide power supply operating range, low power consumption, high noise immunity, and symmetric controlled rise and fall times. The IC is capable of ESD protection by diode clamps to VDD and VSS.

FEATURES

- * Wide supply voltage range: 3.0V ~ 15V.
- High noise immunity: 0.45 V_{DD} typ.
- * Low Power TTL compatibility: Fan out of 2 driving 74L or 1 driving 74LS.



*Pb-free plating product number: CD4069L

DM74LS04 Hex Inverting Gates

General Description

This device contains six independent gates each of which performs the logic INVERT function.

- ۲. در بخش ۱-۳ الیف فقیط در حین سوییچ میدار تیوان مصرف میکنید (Active Load) و در
 ۱-۳ب در بقیه ی مواقع هم در حیال مصرف است (Passive Load) نامیده میشود (البته اندازه ی کوچکتری نسبت به قبلی دارد). بقیه توضیحات در پاسخ بخش ۲ داده شده است.
- Δt فرض می کنیم هر کدام از گیت ها Δt ثانیه تاخیر داشته باشند. با توجه به فرد بودن گیت ها پاسخ نهایی NOT ورودی خواهد بود البته این پاسخ به مدت Δt ثابت می مانید تا این که پاسخ جدید NOT پاسخ قبلی می شود. پس در نهایت ما یک تابع پالس با دوره ی تناوب Δt نامی داشت.
- اگر فرض کنیم ورودی اولیه ۰ باشد در گیت اول پس از 20ns، ۱ می شود و سپس بعد از 30ns دوباره ۰ می شود و همین طور الی آخر. پسس تا پایان گیت ۵-ام جمعا 30ns دوباره ۰ می شود و همین طور الی آخر. پسس تا پایان گیت ۵-ام جمعا 20ns دوباره ۰ می کشد و سپس ورودی ۱ شده و 350ns طول می کشد تا دوباره ۰ شود. پس در مجموع 250ns درمان یک سیکل کامل است و فرکانس 400000Hz=4MHz می شود.
 - ٥. خروجي با توجه به زوج بودن گيت ها همان ورودي با مقداري تاخير است.
- $V_{out} = 5v$ می گیرد و 0 باشد ترانزیستور در حالت قطع قرار می گیرد و 0 باشد و 0 باشد، 0 و 0 جال اگر ولتاژ ورودی 0 و 0 باشد، 0 باشد، 0 و 0 باشد، 0 ب
- $I_B=rac{5-0.5}{22}=0.2$ mA , $I_C=110 imes0.2=22$ mA, $V_{out}=5-10 imes22<0$ پس در حالت اشباع است و $V_{out}pprox0$ است.

شکل ۱-۳ الف از دو بخش PMOS و NMOS به ترتیب در بالا و پایین ساخته شده است. در ولتاژ های کم گیت PMOS مقاومت کمی بین درین و سورس ایجاد می گردد و در ولتاژ های کم گیت این درین و سورس ایجاد می گردد و در ولتاژ های زیاد مقاومت زیادی را ایجاد می کند. البته این موارد در NMOS برعکس می باشند. این

نحوه ی اتصال در CMOS(گیت به گیت و درین به درین) موجب کاهش جریان مصرفی و توان می شود.با زیاد کردن ولتاژ NMOS مقاومت کم و PMOS مقاومت زیادی را نشان می دهد(و همین طور بالعکس) و باعث اینورت شدن ورودی می شود.

شکل ۱-۳ب اگر ولتاژگیت بالا باشد NMOS مقاومت کمی را بین درین و سورس نشان می دهد.در نتیجه خروجی تقریبا صفر می شود. (همین طور برعکس)