
سرى 10

1-برای flow table های کاهش یافته زیر اختصاص حالتی(state assignment) بدست بیاورید که شرایط critical race را نداشته باشد.

	$x_1 x_2$							
	00	01	11	10				
a	(a), 0	(a),1	b, -	d, -				
b	a, · ·	(b), 0	(b), 0	c, ·-				
с	a, -	,	d, ··	(v). 0				
d	a,	a,	(d), 1	(d), 1				

CS		Z	
	0	1	
Α	Α	В	0
В	C C	В	1
С	С	D	1 2 2 3 3
D	Ε	D	2
Е	Ε	F	2
F	G	F	3
F G	G	G F H	
н А		Н	0

2-مدار آسنکرونی با یک ورودی w وخروجی out طراحی کنید به گونه ای که اگر تا یک زمان تعداد فردی پالس آمده باشد خروجی در آن زمان یک باشد وگرنه صفر باشد. رسم critical race ،تخصیص حالت بدون critical race و رسم مدار نهایی را انجام دهید.



3-یک D-LATCH را با قواعد پیاده سازی مدار های آسنکرون ،شامل رسم pft،کاهش حالت،تخصیص حالت مناسب و نهایتا رسم مدارنهایی طراحی کنید

4-حالت های سازگار را بیابید

CS	Ns				Z
	00	01	10	11	
Α	Α	Н	В	-	0
В	F	-	В	C	0
С	-	Н	-	C	1
D	Α	D	-	E	1
E	-	D	G	E	1
F	F	D	-	-	0
G	F	-	G	-	0
Н	-	Н	-	F	0