امتحان میان ترم درس مدارهای منطقی و سیستم های دیجیتال

وقت: ٢ ساعت

گروه (نام استاد):

نام و نام خانوادگی:

۳ آذر ۱۳۹۰

شماره دانشجويي:

۱- (۲ نمره)

اعداد A=1000000 در مبنای ۲ و 64=B در مبنای ۱۰ داده شده اند، یکبار A-B و بار دیگر B-A را به صورت ۸ بیتی با فرمت مکمل ۲ بنویسید و در هر مورد صحت نتیجه را بررسی کنید.

A-B = 0100 0000 - (-64) = 0100 0000 +64 = 0100 0000 +0100 0000 = 1000 0000 الدر رزاع داره و المراكز المراكز


B-A = -64 - (0100 0000) = (10111111+1) + (1011111+1)
= 1100 0000 + 1100 0000 = 1000 0000 v MSB = (2) exceptive for the color of the col

المعاولاً المعا

 $F(X_3,X_2,X_1,X_0) = \sum m(6, 7, 12, 13, 14, 15) + d(0, 2, 8, 10)$

 $F = X_2 \cdot (X_1 + X_3)$ $F = X_2 \cdot \overline{X_1 \cdot X_3}$

 X_1 X_2 X_2 X_3 X_2




YXI-IZ

 $\mathcal{F}^{*} = \sum_{i \in \mathcal{F}} \mathcal{A}_{i} = \mathcal{F}^{*} \mathcal{V}_{i, i}$


٣- (٣ نمره)

الف- تابع $f(X_3,X_2,X_1,X_0) = \sum m(4,5,8,9,10) + d(1,2,13)$ را با استفاده از یک مالتی پلکسس ٤ بـه ١ و حداقل تعداد گیت تحقق دهید. $(X_0 = LSB)$

ب- تابع فوق را با استفاده از مالتی پلکسر های ۲ به ۱ و حداقل تعداد گیت NOT تحقق دهید.








$$F = \overline{X_3} \times_2 \overline{X_1} + \overline{X_3} \overline{X_2} \overline{X_1} + \overline{X_2} \times_1 \overline{X_0}$$


$$X_3$$
 X_3
 X_2
 X_3
 X_4
 X_2
 X_4
 X_4

٤- (٢,٥ نمره)

توسط جمع کننده ٤ بیتی کامل (با کری ورودی و کری خروجی) و گیت ها، یک مبدل کد مکمل ۲ به قدر مطلق-علامت ٤ بیتی طرح کنید.



در مدار زیر دیاگرام زمانی مربوط به خروجی های Q_1 و Q_2 را رسم کنید. در شروع $Q_1=1$ و $Q_2=0$ است.



٦- (٢ نمره)


کد وریلاگ یک جمع کننده ٤ بیتی کامل (با کری ورودی و کری خروجی) را بنویسید.


96111111111:({co,s})=5611111; endcase endmodule

data flow: (gate-level: module FA(5,10, X, Y, Ci); module adder (A,B,Ci,S,CO); input x, y, ci; imput Gi; [3:0] A, B; output 5, co; output co, [3:0] S; wire 51, 52,53; assign $\{co, s\} = A + B + Ci$ XOK (51, X,Y); endmodule xor (5, SI, Ci); ON(\$2, X, Y); and (53, X,Y,Ci); or(co, 52,53); endmodule module 4004 (8, 40, X, X, 41) input ci, [3:0] x, Y; output co, [3:0] s; wire co1, co2, co3; FA FAO (S[0], COI, X[0], Y[0], Ci); FAI (S[1], CO2, X[1], Y[1], CO1); FA2 (5[2], CO3, X(2], Y[2], CO2), FA3 (5[3], co, x[3], Y[3], co3);

endmodule

توسط دو عدد مقایسه گر ۸ بیتی 74682 و گیت های NOR دو ورودی، یک مقایسه گر ۱۲ بیتی با خروجی های PeQ ، P>Q طرح کنید (نمره کامل به طرح با حداقل تعداد گیت داده خواهد شد.)





در سیستم نمایش اعداد در مبنای T (ternary) از ارقام T و T استفاده می گردد. در این سیستم جمع کننده half-adder مطابق جدول زیر تعریف می شود که T و T ورودی بوده و T و T وروجی هستند. T کری است). بر اساس جدول مداری طرح کنید که این جمع کننده را با استفاده از سیگنال های کد شده باینری پیاده سازی کند به بر اساس جدول مداری طرح کنید که این جمع کننده را با استفاده از سیگنال های کد شده باینری پیاده سازی کند به این صورت که برای هر رقم دو بیت اختصاص داده شود. بطور مثال ورودی ها را میتوان با T T و T و T و T و T و T این صورت که برای هر رقم دو بیت اختصاص داد. برای اختصاص دو بیت نیز از نمایش T و T و T استفاده کنید. مدار را تا حد امکان ساده کنید.

Х	Υ	С	S
0	0	0	0.
0	1	0	1
0	2	0	2
1	0	0	1
1.	1	0	2
1	2	1	0
2	0	0	2
2	1	1	0
2	2	1	1

	XXO YIYO	C 51 50
0	0000	000
t .	0001	001
2	0010	010
4	0 1 00	001
5	0101	010
6	0110	100
8	1000	010
9	10 01	100
10	10 10	101
	بقتر	don't care
416	00 01 1	1 10
100 Y		

<i>J</i> .J					
416 41X	00	01))	10	
00			X		
0)			Х	1	
) [X	×	X	×	
10		I	X	1	

C=XOY,	+X170	+X171
--------	-------	-------

XITO,	00	01)]	10
00			*	· ·
01			*	
. 11	4	*	X	У
10			*	

- N	TITO +X010+8,7571	
$\gamma \in X_1$	14 10	
	II IV TI NOTO I ATEM IT	

4170	00	01	<u> </u>	10	
00		1	X	reference anadesia	
ol	1		X		
, II	1	1 ×	X	X	
10			1	11	Ì
			5	T V Y	

So= Xo7, Fo + X, Xo To

-- AND-OR IN . C 5-0 C, 50 C, XIYI ((