## ساختار کامپیوتر و میکروپروسسور



دانشگاه صنعتی شریف

دانشکده مهندسی برق

زمستان ۱۳۹۳

## **Reference Text Books:**

- 1. D. M. Harris, S. L. Harris, "Digital Design and Computer Architecture", 2<sup>nd</sup> Edition, Morgan Kaufmann Publishers Inc., 2012
- 2. D. A. Patterson, J. L. Hennessy, "Computer Organization & Design: The Hardware/Software Interface", 5<sup>th</sup> Edition, Morgan Kaufmann Publishers Inc., 2014
- 3. D. A. Patterson, J. L. Hennessy, "Computer Organization & Design: The Hardware/Software Interface", 4<sup>th</sup> Edition, Morgan Kaufmann Publishers Inc., 2009
- ۴. "طراحی، معماری و سازمان کامپیوتر" / نویسندگان: دیوید ا. پترسون، جان ل. هنسی / برگردان: احسان ملکیان، علی ذاکرالحسینی / نشر نص؛ ۱۳۹۰
- در هر قسمت ستون مربوط به یکی از منابع با رنگ متفاوت مشخص شده است که به معنای اولویت داشتن آن منبع نسبت به دیگران در آن بخش بهخصوص است.
- شایان ذکر است مرجع اصلی جهت ارزشیابی و نمره دهی مطالب ارائه شده در کلاس درس میباشد؛ درنتیجه فقدان مطلبی در یک یا تمام مراجع پیشنهادی به هیچ وجه به معنای حذف آن مطلب در امتحانات نمی باشد.

P & H (4th) ترجمه ملکیان و ذاکرالحسینی(نشر نص)		Patterson & Hennessy 4th		Patterson & Hennessy 5th		Harris & Harris		کتاب ←
Pages	Sections	Pages	Sections	Pages	Sections	Pages	Sections	لسرفصل
				معرفی درس و مرور ساختار عمومی یک کامپیوتر Course Introduction , Overview of a Computer Organization				
۱۰۱ تا ۱۰۷	4-4	87 To 94	2.4	73 To 79	2.4	9 <b>To</b> 19	1.4.1 To 1.4.6	مرور سیستم اعداد Review of Number Systems
			، آموزش زبان og ، به روزتر از زبان ور	مرور بر زبان طراحی سخت افزاری وریلاگ در سطح انتقال داده ها Overview of Verilog HDL at Register Transfer Level				
۲۲۹ ت ۲۳۴	۲-۳	224 To 228	3.2	178 To 180	3.2	239 To 250	5.2.1 To 5.2.4	جمع، تفریق و مقایسه اعداد صحیح، اعم از علامتدار یا بدونعلامت ۱ Integer Addition, Subtraction and Comparison
۲۳۵ ت ۲۴۱	٣-٣	230 To 235	3.3	183 To 188	3.3	252 To 253	5.2.6	ضرب اعداد صحیح، آلگوریتم و مدار مربوطه Integer (Signed & Unsigned) Multiplication
۲۴۲ ت ۲۴۷	4-4	236 To 242	3.4	189 <b>To</b> 194	3.4	253 To 254	5.2.7	تقسیم اعداد صحیح، روشها و مدار مربوطه Integer Division

۱- دقت داشته باشید که مدار مقایسه گر ارائه شده در کتاب Harris & Harris (بخش 5.2.3 صفحه 247 شکل 5.12) دارای اشکال میباشد و توضیحات مربوط به آن در همان صفحه نیز نادرست است، درنتیجه به توضیحات ارائه شده در کلاس در رابطه با نحوه مقایسه دو عدد توجه بیشتری بفرمایید.

749 15 758 9 771 15	۵-۳	242 To 258 & 266 To 268	3.5	196 To 211 & 218 To 220	3.5	256 To 259	5.3 To 5.3.2	نمایش اعداد ممیز شناور و عملیات ریاضی بر روی آنها Floating Point Numbers and Arithmetic Operations
۸۹ تا ۱۲۶	۱-۲ تا ۸-۲ به اختصار مطالعه شود	76 To 116	2.1 To 2.8 Review this chapter "In Brief"	62 To 120	Z.1 To Z.10 Review this chapter "In Brief"	295 To 310	6.1 To 6.3.5 Review the rest of chapter in brief	مراحل طراحی و معرفی یک مجموعه دستورالعمل با MIPS MIPSمثالهایی مبتنی بر Instruction Set Architecture Design, Examples: ARM & MIPS
۳۰۵ ت ۳۳۴	۱–۴ تا ۴–۴	300 To 328	4.1 To 4.4	244 To 271	4.1 To 4.4	371 To 374 376 To 387	7.1 To 7.1.3 7.3 To 7.3.3	معرفی و مرور بر بلوکهای پایه یک پردازنده Processor Building Blocks Overview مسیر داده و کنترلر تک سیکلی Single Cycle Data Path and Controller
_	-	-	-	-	-	389 To 396	7.4 To 7.4.1	مسیر داده پیادهسازی چند سیکلی Multi-Cycle Data Path
-	-	-	-	-	-	396 To 405	7.4.2 To 7.4.3	کنترلر پیادهسازی چند سیکلی Multi-Cycle Controller
۳۹۷ ت ۳۹۹	9_4	384 To 386	4.9	325 To 327	4.9	343 To 344 & 440	6.7.2 & 7.7	اینتراپت و اختلال ها Interrupt & Exceptions

						То		
						444		
٣٣۶		330		272		409		مروری بر پایپلاین
تا	۵-۴	То	4.5	То	4.5	То	7.5	Pipeline Overview
٣۴٢		335		277		412		
۳۵۳		344		286		412		طراحی مسیر دادہ های یک پایپلاین
تا	8-4	To	4.6	То	4.6	То	7.5.1	Pipelined Data-Path Design
<b>778 1</b>		359		300		413		ripeilieu bata-ratii besigii
<b>79</b> 1		250		200		440		طراحی کنترلر پایپلاین
ls ls	8-4	359	4.0	300	4.6	413	7.5.0	
	7-1	To 363	4.6	To 303	4.6	To 414	7.5.2	Pipelined Controller Design
۳۷۲		303		303		414		
٣۴٢		335		278				مخاطرات پایپلاین و مکانیزم توقف پایپلاین
تا		To		To				Pipeline Hazards and Stall Mechanism
<b>ፖ</b> ۴۸	5-4	340	4.5	282	4.5	414		پیش اندازی داده ها
ا و	9	&	&	&	&	То	7.5.3	Data Forwarding
۳۷۲	٧-۴	363	4.7	303	4.7	426		Data Fol warding
تا		То		То				
		375		316				
<b>۳</b> ۸۶								
<b>۳۸۶</b>		375		316		446		پیشبینی تحقق یا عدم تحقق پرش
تا	۸-۴	То	4.8	То	4.8	То	7.8.2	Branch Prediction
٣٩٠		379		320		447		
				374	5.1	263	5.5	تکنولوژیهای گوناگون حافظه
-	-	-	-	То	&	То	То	Memory Technologies
				383	5.2	270	5.5.6	internolly recliniologies
440	۲-۵	457	5.2	383	5.3	475	8.1	ساختار حافظه نهان و طراحی آن
ا تا	•	То	&	То	&	То	То	Cache Organization and Design
	9	468	5.3	395	5.4	491	8.3.3	

۴۸۷ 9 ۴۹۸ تا ۵۰۶	٣-۵	& 479 To 487		& 402 To 409				
۶۰۹ تا ۶۲۲	Δ-9 9 9-9	582 To 594	6.5 & 6.6	-	-	506 To 508 & 558 To 564	8.5 & 8.7 To 8.7.6	تجهیرات جانبی، دسترسی مستقیم به حافظه، و مکانیزمهای وقفه و سرکشی I/O Devices and Interfacing, DMA, Interrupt and Polling