

دانشگاه صنعتی شریف


دانشکده مهندسی برق


آزمایشگاه مدار های منطقی

گزارش آزمایش جلسه 6


مهدى مير 92102846

محمد على اسحاقى 921021528





.3




در این آزمایش یک شمارنده حلقوی را پیاده کردیم.که ابتدا تمام بیتهای حافظه صفر بوده و سپس با اولین یکی که در آن وارد می شود، فیدبک را وصل میکنیم (آخرین خروجی Q را به ورودی سریال شیفت رجیستر) و این سبب گردش 1 موجود در 8 بیت شیفت رجیستر می شود. با تبدیل این 8 کد به یک 8 tocoder این 8 حالت را بصورت یک عدد باینری سه بیتی مشاهده می کنیم. مدار در دیتاشیت رسم شده است.

يرسش ها:

پرسش 1: بیشینه فرکانس کلاک برای عملکرد درست مدار در حالت مینیمم 25MHz و در حالت نرمال 32MHz است. پرسش 2:


برای مدار 2 سیکنال Active High برای بالا و پایین شمردن Up/Down قرار داده شده است.



يرسش 3:

چون در مدار سنکرون بودن با Clock تنظیم میگردد پس باید سیگنال Reset را در قید Clock قراردهیم.

برای ایم موضوع سیگنال Active Low برای Reset در نظر گرفته و آن را با ورودی D در تمام Flip Flop ها AND ها AND



میکنیم. که برای اولین FF در مدار انجام شده است.

پرسش 4:

میتوان از 2 AND استفاده کرد. به این صورت که Load میکنیم. در ابا ورودی XOR و Load را بابیت مورد نظر برای بارگذاری در شمارنده AND کرد و این دو را باهم OR میکنیم. در اینصورت نیازی به MUX نداریم.این ایده همان پیاده سازی MUX با گیت های منطقی است.

پرسش 5:

پرسش 6: برای کاهش اتلاف انرژی و توان در سیستم ، Stable ، ESD Protection کردن سیگنال ورودی و کمتر کردن تاثیرات مربوط به نویز همراه با آن.

پرسش 7:

در بالا توضيح داده شد.

گزارش:

فقط کافیست که با Xnor و And حضور کد را مشخص کنیم و سیکنال حاصل را به عنوان Enable T به یک آی سی شمارنده میدهیم که با هر بار حضور کد مذکور یک بار بشمارد.

