بسمه تعالى

امتحان میان ترم درس مدارهای منطقی و سیستم های دیجیتال


نام و نام خانوادگی: گروه (نام استاد): وقت: ۲ ساعت شماره دانشجویی: ۲۶ آبان ۹۱

۱- (۳ نمره)


٧- (٢ نمره)

در مدار زیر فرض کنید همه ورودی ها از گذشته برای مدت طولانی صفر بوده اند. اگر این ورودی ها در زمان t به طور همزمان معکوس شوند شکل موج نت (net) های میانی و خروجی مدار را در دو حالت زیر رسم کنید. الف) تأخیر اجزای مدار را ناچیز فرض کنید.

ب) تأخير گيت NOT را ٥ نانوثانيه (ns) و تأخير ساير گيت ها را ١٠ نانوثانيه فرض كنيد.



در مدار زیر (شامل مالتی پلکسر های ۲ به ۱) ورودی های a و b و b را طوری به ورودی های i_1 تا i_1 وصل کنید تا تابع Z = abc + ac' + bc' پیاده سازی شود. (a'=NOT a)



3-(7) نمره) تابع مربوط به جدول کارنوی زیر را با هدف حداقل سخت افزار بنویسید.

vw₀₀

XY	W ₀₀	01	11	10
00	1	0	0	×
01	0	1	0	×
11	0	1	0	×
10	0	0	1	0

U=0 U=1

توسط جمع کننده ٤ بیتی کامل (با کری ورودی و کری خروجی) و گیت ها، مداری طرح کنید که قدر مطلق ورودی ٤ بیتی با فرمت مکمل ۲ را در خروجی قرار دهد.

٦- (٣ نمره)

کد وریلاگ (Verilog) یک جمع و تفریق کننده $\mathfrak Z$ بیتی کامل را بنویسید. ورودی ها $\mathfrak A$ و $\mathfrak B$ و $\mathfrak A$ هستند که $\mathfrak A$ و $\mathfrak B$ دو کد وریلاگ (Verilog) یک جمع و تفریق کننده $\mathfrak Z$ بیتی کامل را بنویسید. ورودی و در حالتی که عمل تفریق است بارو عدد $\mathfrak Z$ بیتی بدون علامت بوده و $\mathfrak Z$ وقتی عمل جمع است کری $\mathfrak Z$ هستند که $\mathfrak Z$ خروجی $\mathfrak Z$ بیتی و نتیجه جمع یا تفریق است و $\mathfrak Z$ در حالتی که عمل جمع است کری خروجی و در حالتی که عمل تفریق است بارو خروجی می باشد.

توسط یک عدد مقایسه گر ۸ بیتی 74682 و گیت ها یک مقایسه گر ۹ بیتی با خروجی های P=Q ، P>Q طرح کنید (نمره کامل به طرح با حداقل تعداد گیت داده خواهد شد.)

