

دانشگاه تمران – دانشکدهٔ فنی گروه همندسی برق و کاهپیوتر

خودآموز زبان توصیف سختافزاری Verilog

تهیه کننده : سعید صفری

اسفند ۷۹




۱ مفاهیم اولیه

۱-۱ ماجول

ماجول بلوک پایهٔ Verilog است. یک ماجول می تواند یک عنصر یا مجموعهای از بلوکهای سطح پایین تر باشد. بنابراین ماجول عملکرد مورد نظر را برای بلوکهای سطح بالاتر فراهم می کند، اما پیادهسازی داخل آنرا پنهان می کند. شکل ۱-۱ نحوهٔ تعریف ماجول را با یک مثال بیان می کند. در زبان Verilog می توانیم یک ماجول را در چهار سطح مختلف تجرید بیان کنیم:

- سطح گیت : در این سطح ماجول بصورت گیتهای منطقی و اتصالات بین آنها بیان می شود.
- سطح جریان داده (Dataflow): در ایس سطح ماجول بوسیلهٔ مشخص کردن نحوهٔ جریسان اطلاعات بین رجیسترها و نوع پردازشی که روی آنها صورت میگیرد، بیان می شود.
- سطح رفتاری (Behavioral) : در این سطح ماجول برحسب الگوریتم طراحی شود، بدون اینکه جزئیات طراحی پیادهسازی سختافزاری در نظر گرفته شود.
 - سطح سوئيچ : در اين سطح ماجول بصورت سوئيچها و اتصالات بين آنها بيان مي شود.




شكل ١-١- نحوة تعريف ماجول


۲–۱ نمونه

یک ماجول الگویی از یک عنصر واقعی میسازد، هنگامیکه از ایس ماجول استفاده می شود، Verilog یک نمونه از ایس الگو میسازد. هر عنصر دارای نام، متغیرها و پارامترهای خاص خود است. پروسهٔ ایجاد یک نمونه از الگوی یک ماجول را اصطلاحا Instantiation یا نمونه سازی و ایس عنصر را Instance یا نمونه می نامند. بعنوان مثال در شکل ۲-۱ نحوهٔ ساخت یک نمونه از روی ماجول دیکودر را می بینیم.





شكل ۱-۲- نحوهٔ ساخت نمونه از روى ماجول ديكودر





۲ قراردادهای نحوی

قردادهای نحوی که بوسیلهٔ Verilog استفاده می شود، بسیار شبیه زبان برنامهنویسی C است. هر توکن می تواند توضیح، جداکننده، عدد، رشته، شناسه و یا کلمهٔ کلیدی باشد. Verilog یک زبان حساس به متن است و تمام کلمات کلیدی آن با حروف کوچک نوشته می شوند.

۲-۱ حروف فاصله

حروف فاصله در Verilog عبارتند از: فاصله (اx) فرفت این حروف Verilog عبارتند از: فاصله (اx) و خطجدید (۱x). ایس حروف توسط Verilog نادیده گرفته می شوند، مگر اینکه بعنوان جداکننده توکنها استفاده شوند و یا در یک رشته استفاده شوند.



۲-۲ توضیحات

توضیحات برای خواناتر کردن طرح بکار میروند و بسه دوصورت یک وچندخطی استفاده می شود. توضیحات نمی توانند بصورت تودرت و استفاده شوند.

```
a = b && c; // This is a single line comment
/* This is a multiple line
comment */
```

۲-۳ ایراتورها

اپراتورها به سه دسته یگانی، دوتایی و سهتایی تقسیم میشوند و به ترتیب دارای یک، دو و سه ایرند هستند.

۲-۷ مشخصات اعداد

در Verilog اعداد به دو صورت زیر نوشته می شوند:

• عدد اندازه دار: در اینحالت Verilog را مقید می کنیم یک عدد را با همان اندازهٔ موردنظر ما بکار ببرد. شکل عدد اندازه دار بصورت <radix> (radix> است. <size> بسه دسیمال نوشته شده و تعداد بیتهای عدد را مشخص می کند. <radix> مبنای عدد را مشخص می کند. الله یا D برای مبنای ده، b یا B برای مبنای دو، o یا O برای مبنای هشت و h یا برای مبنای شانزده بکار می رود. حالت پیش فرض مبنای ده است. برای خواناتر شدن اعداد می توان از "_" استفاده نمود.

```
8'b1010_1110 // This is a 8 bit binary number
12'hab6 // This is a 12 bit hex number
16'D255 // This is a 12 bit decimal number
-4'd13 // This is a 4 bit negative decimal number, that stored
// as 2's complement of 13
```

• عدد بدون اندازه بصورت '<radix><number> است. در این حالت طول عدد به نـوع پیادهسازی بستگی دارد ولی حداقل ۳۲ بیت است.

```
1234 // This is a 32 bit decimal number
h'62 // This is a 32 bit hex number
o'255 // This is a 32 bit octal number
```





- اعداد منفى با قرار دادن يك علامت منفى ("-") قبل از <size> بدست مي آيند.
 - كركتر ؟ و X معادلا بكار مى روند.
- در Verilog دونماد برای مقادیر HiZ و نامعلوم داریم که به ترتیب عبارتند از X, z . این مقادبر در شبیه سازی مدارها بسیار مورد استفاده قرار میگیرند. در مقداردهی به یک عدد درمبنای شانزده، هشت و دو مقادیر X, z به ترتیب طولی برابر ٤ و ۳ و ۱ بیت دارند.

```
12'h13x // This is a 12 bit hex number, 4 LSBs unknown 4'b10?? // This is a 4 bit binary number equal to 4'b10xx
```

< 3333°

• مشخص کنید که کدام یک از اعداد زیر معتبر هستند.
 659 'h83F 4AF 12'hx 5'D3 8'd-6 27_13_45

٧-٥ رشته

مجموعهای است از کرکترها که بوسیله "" محصور شدهاند.

۲-۲ شناسه و کلمه کلیدی

کلمات کلیدی شناسههایی هستند که از پیش برای تعریف ساختار زبان استفاده شدهاند. کلمات کلیدی با حروف کوچک نوشته می شوند. شناسهها نامهایی هستند که ما به عناصر نسبت می دهیم تا بوسیلهٔ آن به آنها رجوع کنیم. شناسه می تواند از کرکترهای حرفی، و \$ تشکیل شود و حتما باید با یک کرکتر حرفی شروع شود. شناسهها حساس به متن هستند.

۷-۲ انواع دادهها

۲-۷-۲ مجموعه مقادیر

Verilog برای مدلسازی عملکرد سختافزارهای واقعی از ٤ مقدار و ۸ سطح قدرت استفاده می کند. مجموعهٔ مقادیر در جدول ۱-۱ و سطوح قدرت در جدول ۱-۲ آمده است.



| Value Level | Condition in Hardware Circuits |
|-------------|--------------------------------|
| 0 | Logic Zero, False Condition |
| 1 | Logic One, True Condition |
| X | Unknown value |
| Z | High Impedance, Floating State |

جدول ١-١- مجموعة مقادير

| Strength Level | Type | Degree |
|----------------|----------------|-----------|
| supply | Driving | strongest |
| strong | Driving | |
| pull | Driving | |
| large | Storage | |
| weak | Driving | |
| medium | Storage | |
| small | Storage | |
| highz | High Impedance | Weakest |

جدول ۱-۲- سطوح قدرت

Net Y-V-Y

برای برقرار کردن ارتباط بین اجزاء سختافزاری بکار می رود. درست مانند مدارهای واقعی، net دارای مقداری است که بوسیلهٔ خروجی عنصر متصل به آن روی آن درایو می شود. net در Verilog توسط کلمهٔ کلیدی wire تعریف می شود و مقدار پیش فرض آن z است.

```
wire a; // Declare net a wire b=1'b0 // Net b is fixed to logic value 0 at declaration
```



- نحوهٔ برخورد با z در ورودیهای گیتها و عبارات دقیقا مانند x است، فقط ترانزیستورهای MOS حالت z را ازخود عبور میدهند.
 - سطوح قدرت برای حل تصادم بین دو درایور مختلف در نظر گرفته می شود.
- اگر دو سیگنال نامساوی با سطوح قدرت مختلف یک سیم را درایو کنند، سیگنال قویتر برنده می شود.
- اگر دو سیگنال نامساوی با سطوح قدرت مساوی یک سیم را درایو کنند، حاصل نامعلوم می شود.



Register **Y-V-Y**

برای ذخیرهٔ اطلاعات بکار می رود. رجیستر تا وقتی مقدار جدیدی روی آن نوشته نشده مقدار خود را نگاه می دارد. Verilog به درایور نیاز ندارد. register در توسیط کلمهٔ کلمهٔ کلیدی reg تعریف می شود و مقدار پیش فرض آن x است.

```
reg reset; // Declare a variable that can be hold its value
```

Vector E-V-Y

انواع داده ای reg و wire می توانند بصورت بردار تعریف شوند. شکل کلی تعریف بردار بصورت زیر است :

<vector_type> [MSB : LSB] <vector_name>

```
wire [31:0] BusA;  // Declare a bus that has 32 bit width
reg [0:40] Vir_Add;  // virtual address 41 bits wide
```

Y-V-0 انواع دادهای صحیح، حقیقی و زمان

• صحیح: یک نوع دادهٔ رجیستر همه منظوره است که برای پردازش مقادیر صحیح استفاده می شود. تفاوت این نوع با نوع reg دراینستکه در نوع reg داده ها بصورت بدون علامت در نظر گرفته می شوند، ولی در نوع صحیح داده ها بصورت علامتدار در نظر گرفته می شوند. نوع داده ای صحیح توسط کلمهٔ کلیدی integer تعریف می شود و طول آن بستگی به پیاده سازی دارد ولی حداقل ۳۲ بیت در نظر گرفته می شود.

```
integer counter; // General purpose variable used as a counter
```

• حقیقی : یک نوع دادهٔ رجیستر همه منظوره است که برای پردازش مقادیر صحیح استفاده می شود. نوع داده ای صحیح توسط کلمهٔ کلیدی integer تعریف می شود.

```
real delta; // Declare a real variable called delta
```

• زمان : در Verilog یک نوع دادهای خاص برای ذخیره کردن زمان شبیه سازی استفاده می شود. نوع دادهای زمان بوسیله کلمه کلیدی time تعریف می شود. طول متغیر از نوع زمان به پیاده سازی بستگی دارد ولی حداقل ۲۶ بیت است.



$\lambda - 1$

در Verilog می تـوان آرایـهای از نوعـهای دادهای time, integer, reg و یــا آرایــهای از بردارهــایی از این نوعها تعریف کـرد. شـکل کلـی تعریـف آرایـه عبارتسـت از :

<array type> <array name> [#first element : #last element]

```
integer count[0:7]; // An array of 8 integer
```



• در Verilog آرایههای چندبعدی نداریم.

• تفاوت آرایه و بردار در اینستکه آرایه از چند عنصر تشکیل شده است که هریک از آنها می توانند یک یا چند بیت طول داشته باشند، در حالیکه بردار یک عنصر است که طولی برابر n دارد.

۹-۲ حافظه

در Verilog حافظه را بصورت آرایه ای از رجیسترها تعریف می کنیم.

۲-۱۰ پارامتر

می توان در یک ماجول اعداد ثابتی را بصورت پارامتر تعریف نمود و از آنها استفاده نمود، این امر توسط کلمه کلیدی parameter انجام می شود.

```
parameter port_id = 5;  // Define a constant port_id
```

۱۱-۲ رشته

رشته ها می توانند در یک reg ذخیره شوند. طول متغیر reg باید به اندازه کافی بزرگ باشد تا بتواند رشته را نگاه دارد. هــر کرکـتر در ۸ بیـت ذخیره می شود.

```
reg [8*18:1] s_val; // Define a variable with 18 bytes
```

task ۱۲-۲ های سیستم

در Verilog تعدادی task به منظور نمایش اطلاعات روی صفحه، مانیتورکردن مقادیر، خاتمهٔ شبیه سازی و... فراهم شده است. کلیهٔ task ها بصورت <task_name> بکار می روند.



• نمایش اطلاعات: نمایش اطلاعات توسط \$display انجام می شود و دارای شکل کلی (شام بنیام اللاعات) الله (شام و دارای شام و بنیام علی الله (شام بنیام الله و با رشته باشند. توسط format می توان قالب نمایش اطلاعات را بصورت دلخواه تعیین نمود. برای این منظور یک سری قالب از پیش تعریف شده است که لیست آنها در جدول ۱-۳ آمده است.

| Format | Display |
|----------|---|
| %d or %D | Display variable in decimal |
| %b or %B | Display variable in binary |
| %s or %S | Display string |
| %h or %H | Display variable in hex |
| %c or %C | Display ASCII character |
| %v or %V | Display strength |
| %o or %O | Display variable in octal |
| %t or %T | Display in current time format |
| %e or %E | Display real number in scientific format |
| %f or %F | Display real number in decimal format |
| %g or %G | Display real number in scientific or decimal format, whichever is |
| | shorter |

جدول ١-٣- ليست مشخصات قالبها

\$display("At time %t virtual address is %h", \$time, vir_Adr);

- مانیتورکردن اطلاعات: مانیتورکردن اطلاعات توسط monitor انجام می شود و دارای شکل کلی (monitor p1, p2, ..., pn); (monitor format, p1, p2, ..., pn); (missplay است، که در آن pi ما می توانند نام متغیر، نام سیگنال و یا رشته باشند. تفاوت نمایش اطلاعات با مانیتورکردن اطلاعات در اینستکه، display با هربار فراخوانی یک مرتبه مقادیر پارامترهایش را نشان می دهد ولی monitor بطور دائم مقادیر پارامترهایش را بارامترهایش را مانیتور می کند و به محض تغییر یکی از پارامترهای آن، مقادیر کلیهٔ پارامترهایش را نشان می دهد. باید توجه داشت که در هرلحظه فقط یک monitor می تواند فعال باشد، بنابراین اگر چندین دستور monitor فعال است. توسط دو task به نامهای monitor و غیرفعال نمود.
- توقف و خاتمـهٔ شبیهسازی: توسط stop می توان عملیات شبیهسازی را متوقف نمود و آنرا در مد interactive قرارداد. ایـن مـد بـرای عیبیـابی بکـار مـیرود. توسط ffinish می تـوان عملیـات شبیهسازی را خاتمـه داد.

۲–۱۳ راهنمای کامیایلر

در Verilog راهنمای کامپایلر دارای شکل کلی <keyword> است. دو نوع راهنمای کامپایلر کلی خمورد استفاده بیشتری دارند، عبارتند از :



- define که برای تعریف ماکرو بکار میرود.
- include که برای الحاق یک فایل Verilog به فایل جاری بکار میرود.

```
`define WORD_SIZE 32 // Used as `WORD_SIZE in the code 
`include "header.v" // Include the file header.v
```

٣ ماجول

قبلا نحوهٔ تعریف و نمونهسازی ماجول را دیدیم، در اینجا بصورت دقیقتر اجزا ماجول را مردد بررسی قرار میدهیم. در شکل ۱-۱جزا ماجول مشخص شده است. قسمتهایی که بصورت زیرخطدار نوشته شدهاند، در تعریف ماجول ضروری و سایر قسمتها اختیاری است. قسمتهایی که بدنهٔ ماجول را تشکیل میدهند، می توانند با هر ترتیبی در تعریف ماجول استفاده شوند.

```
module module name ( port list );
   port declarations (if ports present)
   parameters (optional)

Declaration of wires, regs and other variables

Data flow statemnet (assign)

Instantiation of lower level module

always and initial blocks, all behavioral statements go in these blocks

tasks and functions

endmodule
```

شكل ۱-۳- اجزاء تشكيل دهنده ماجول


٤ پورت

پورتهای یک ماجول، واسط ارتباطی ماجول با جهان خارج است.

٤-١ ليست پورتها

به هنگام تعریف ماجول دیدیم که لیست پورتها (درصورت وجود) در جلوی نام ماجول معرفی می شوند. بعنوان مثال در شکل ۱-٤ یک جمعکنندهٔ ٤ بیتی و نحوهٔ تعریف پورتهای آن نشان داده شده است.





شکل ۱-٤- جمع کننده ٤ بيتي و نحوه تعريف پورتهاي آن

٤-٢ تعريف پورتها

تمام پورتهای یک ماجول باید تعریف شوند. این تعریف طبق جدول ۱-۶ صورت می گیرد.

| Verilog Keyword | Type of port |
|-----------------|-------------------|
| input | Input Prt |
| output | Output Prt |
| inout | Bidirectional Prt |

جدول ۱-٤- تعريف پورتها



• کلیهٔ پورتها بطور ضمنی بصورت wire تعریف می شوند، مگر اینکــه بخواهیـم یک خروجی مقدارش را نگاه دارد که در اینصـورت آنـرا از نـوع reg تعریـف می کنیم.

بعنوان مثال در مورد جمع كنندهٔ شكل ۱-٤ تعريف پورتها بصورت زيـر اسـت.

```
module fulladd4( sum, cout, a, b, cin );
  output [3:0] sum;
  output cout;

input [3:0] a, b;
  input cin;

< Module Body >
endmodule
```

٤-٣ قوانين اتصال پورتها

به هنگام اتصال پورتهای یک ماجول به جـهان خـارج بـاید بـه نکـاتی توجـه داشـت :

- پورتهای ورودی ماجول باید از نوع net باشند و این پورتها می توانند به متغیرهایی از نوع reg و یا net درجهان خارج متصل شوند.
- پورتهای خروجی ماجول می توانند از نوع reg و یا net باشند و این پورتها باید به متغیرهایی از نوع net درجهان خارج متصل شوند.



- پورتهای دوسویهٔ ماجول باید از نوع net باشند و این پورتها می توانند به متغیرهایی از نوع reg و یا net درجهان خارج متصل شوند.
 - پورتهای ماجول و متغیرهای خارجی متصل به آنها باید از نظر طول منطبق باشند. در Verilog به دو صورت می توان ارتباط پورتها را با جهان خارج برقرار نمود:

۱- اتصال ترتیبی: در این روش به هنگام نمونه سازی از یک ماجول، متغیرهای متصل به پورتها را دقیقا به همان ترتیبی که در تعریف ماجول آمده اند، بیاوریم. در این روش اگر بخواهیم یک پورت خروجی به جایی متصل نباشد کافیست جای آن را در لیست خالی بگذاریم.


۲- اتصال از طریق نام : در این روش برای اتصال هر پورت از قالب زیر استفاده می کنیم : .port_name(external_signal_name)

از این روش وقتی استفاده میکنیم که تعداد پورتها زیاد باشد و بخاطر سپردن ترتیب آنها دشوار باشد. در این روش اگر بخواهیم یک پورت خروجی به جمایی متصل نباشد کافیست نام آن را نیاوریم.

```
//-- First Method ------
fulladd4 fa0( s, co, x, y, ci );
fulladd4 fa0( s, , x, y, ci );

//-- Second Method ------
fulladd4 fa0( .sum(s), .cout(co), .cin(ci), .a(x), .b(y) );
fulladd4 fa0( .sum(s), .cin(ci), .a(x), .b(y) );
```

در شكل ١-٥ قوانين اتصال پورتها نمايش داده شده است.



شكل ١-٥- قوانين اتصال يورتها

مدلسازی در سطح گیت


در مدلسازی در سطح گیت مدار را بصورت مجموعه ای از گیتهای پایه که به یکدیگر متصل شده اند بیان می کنیم. برای این منظور باید انواع گیتهای پایه ای که در Verilog وجود دارند را معرفی کنیم.

۱-۵ گیتهای پایه

۱-۱-۵ گیتهای and/or

جدول صحت گیتهای پایهٔ and/or در شکل ۱-۱ آمده است.







| and | 0 | 1 | х | z |] | or | 0 | 1 | х | z | | xor | 0 | 1 | х | z |
|-----------|-----|---|--------|--------|---|----------|-----|-----|--------|---|---|-----------|---|-----|--------|---|
| 0 | 0 | 0 | 0 | 0 |] | 0 | 0 | 1 | х | х | | 0 | 0 | 1 | х | х |
| 1 | 0 | 1 | х | х | 1 | 1 | 1 | 1 | 1 | 1 | | 1 | 1 | 0 | х | х |
| х | 0 | х | х | х | | х | х | 1 | х | х | | х | х | х | х | х |
| z | 0 | х | х | х | 1 | z | х | 1 | х | х | | z | х | х | х | х |
| | | | | • | 1 | | | | | | I | | | | | |
| nand | 0 | 1 | x | z |] | nor | 0 | 1 | x | z | | xnor | 0 | 1 | x | z |
| nand 0 | 0 1 | 1 | x 1 | z 1 | | nor 0 | 0 1 | 1 0 | x x | z | | xnor 0 | 0 | 1 0 | x x | z |
| | - | - | | _ | | _ | - | - | | | | | - | - | | - |
| 0 | 1 | 1 | 1 | 1 | | 0 | 1 | 0 | х | х | | 0 | 1 | 0 | х | х |

شكل ۱-٦- جدول صحت گيتهاي يايهٔ and/or



- پورت اول این گیتها، پورت خروجی و بقیـهٔ پورتـها ورودی هسـتند. بـه ایـن ترتیـب می توان گیتهایی با تعداد ورودیهای دلخواه داشت.
- به هنگام نمونهسازی (استفادهٔ) از این گیتها، می توان نام نمونه را ذکر نکرد (این امرر در مورد تمام المانهای از پیش ساخته شدهٔ Verilog صادق است).



۵-۱-۵ گنتهای ۲-۱-۵

جدول صحت گیتهای پایهٔ buf/not در شکل ۷-۱ آمده است.

| | | | | | ct | trl | | | | | ct | trl | |
|----------|----------|---|--------|---|--------------|---------|--------|---|--------|--------|----------|--------------|-------------|
| buf | out | | bufif0 | 0 | 1 | х | z | | bufif1 | 0 | 1 | х | z |
| 0 | 0 | | 0 | 0 | z | L | L | | 0 | z | 0 | L | L |
| 1 | 1 | | 1 | 1 | z | Н | Н | | 1 | z | 1 | Н | Н |
| х | х | | x | х | z | х | х | | х | z | х | х | х |
| z | | 1 | z | х | z | х | х | 1 | z | z | х | х | х |
| | х | J | | | I | | | J | | | | | _^ |
| | | J | | | C1 | | | J | | | _^ ct | | _^ |
| not | out |] | notif0 | 0 | I | | z |] | notif1 | 0 | | | |
| | | | | | ct | tri | | | | | ct | tri | z |
| not | out | | notif0 | 0 | C1 | rl × | z | | notif1 | 0 | C1 | rl × | z H L |
| not 0 | out 1 | | notif0 | 0 | C1 1 z | ri × | z H | | notif1 | 0 z | 1 1 | ri x H | z H |

شكل ۱-۷- جدول صحت گيتهاي پايهٔ buf/not



- پورت آخر گیتهای not, buf ، پورت ورودی و بقیهٔ پورتها خروجی هســـتند. بــه ایــن ترتیب می توان گیتهایی با تعداد خروجیهای دلخواه داشت.
- در مورد گیتهای دیگر پورت اول خروجی، پورت بعدی ورودی و پورت سوم کنترل است.
 - L به معنای 0 یا z و H به معنای 1 یا z می باشد.

برای طراحی مدار در سطح گیت، ابتدا باید آنرا بصورت مجموعهایی از گیتهای پایه درآورد، سپس با تعریف net های مورد نیاز این گیتهای پایه را به یکدیگر متصل نمود، به این عمل اصطلاحا Wiring یا سمبندی گفته می شود. اکنون با ذکر چند مثال نحوهٔ طراحی مدار در سطح گیت را بیان می کنیم.

مثال ۱: یک مالتی پلکسر ٤ به ۱ طراحی کنید.

حل : طرح شماتیک مدار در سطح گیت و کد Verilog مربوط به آن در شکل ۱-۸ آمده است.


مثال ۲: یک مقایسه کننده تک بیتی قابل توسعه طراحی کنید.

حل : طرح شماتیک مدار در سطح گیت و کد Verilog مربوط به آن در شکل ۱-۹ آمده است.


• با استفاده از گیتر عمل می کند بسا

• با استفاده از گیتهای nand یک فلیپفلاپ نوع D که با لبهٔ بالاروندهٔ q, q_bar عمل می کند بسازید. ورودیهای مدار D, Clk و خروجیهای مدار می باشد.





شکل ۱-۸- نقشهٔ شماتیک مالتی پلکسر ٤ به ۱ در سطح گیت و کد Verilog مربوطه



شکل ۹-۱ نقشهٔ شماتیک مقایسه گر تک بیتی قابل توسعه در سطح گیت و کد Verilog مربوطه


۷-0 تاخیر گیتها

تاکنون گیتهایی که در نظر گرفتیم حالت ایده آل داشتند، یعنی به محض تغییر ورودی بدون هیچ تاخیر تاخیری خروجی تغییر پیدا می کرد. ولی در مدارهای عملی وضعیت به اینصورت نیست. تعیین تاخیر برای گیتها اجازه می دهد شبیه سازی مدارها حالت واقعی تری به خود بگیرد. مقادیر تاخیر در Verilog با علامت # شروع می شود.



۵-۲-۱ تاخیر های Turn-Off, Fall, Rise

- هرگونه تغییر در خروجی گیت از Rise به 1 با تاخیر Rise انجام می شود.
- هرگونه تغییر در خروجی گیت از I, x, z به این انجام می شود.
 - هرگونه تغییر در خروجی گیت به z با تاخیر Turn-Off انجام می شود.
- اگر خروجی گیت به X تغییر وضعیت بدهد، مینیموم این سه تاخیر در نظر گرفته می شود.
 - به هنگام نمونهسازی از گیت اگر:
 - فقط یک تاخیر مشخص شود، این مقدار برای تمام تاخیرها درنظر گرفته می شود.
- دوتاخیر مشخص شود، به ترتیب برای تاخیرهای Rise و Rall در نظر گرفته می شوند و تاخیر Turn-Off برابر مینیموم این دو مقدار در نظر گرفته می شود.
- سـه تـاخير مشـخص شـود، بـه ترتيـب بــراى تاخيرهــاى Rise و Fall و Turn-Off در نظــر گرفته مىشــوند.



۵-۲-۲ مقادیر Min/Typ/Max

در Verilog هـر یک از تاخیرها دارای یک مقدار مینیمــوم، یـک مقدار معمولــی و یـک مقدار ماکزیموم است. ایـن تاخیرها دارای شکل کلـی Min : Typ : Max هستند. انتخاب یکی از ایـن تاخیرها در زمان اجرا صورت میگیرد. مثلا در بعضی شبیهسازها وقتی اجـرا بـا سـوئیچ maxdelay+ انجـام شـود، برای تمام گیتها مقدار ماکزیموم تاخیرها در نظر گرفته می شـود.

```
// R=Rise Dealy F=Fall Dealy T=Turn-Off Delay

// One delay is specified
// if +mindelay, R = F = T = 4
// if +typdelay, R = F = T = 5
// if +maxdelay, R = F = T = 6
and #(4:5:6) ( o1, i1, i2 );

// Two delays are specified
// if +mindelay, R = 3, F = 5, T = min(3,5)
// if +typdelay, R = 4, F = 6, T = min(4,6)
// if +maxdelay, R = 5, F = 7, T = min(5,7)
and #(4:5:6, 5:6:7 ) ( o1, i1, i2 );
```



```
// Three delays are specified
// if +mindelay, R = 2, F = 3, T = 4
// if +typdelay, R = 3, F = 4, T = 5
// if +maxdelay, R = 4, F = 5, T = 6
and #( 2:3:4, 3:4:5, 4:5:6 ) ( o1, i1, i2 );
```

J

• توجه کنید که تاخیر گیتها فقط به هنگام شبیه سازی مدارها مفید هستند، و وقتی هدف سنتز مدار می باشد به هیچوجه نباید از تاخیر در توصیف مدار استفاده شود.

٦ مدلسازی در سطح جریان داده

در مدلسازی در سطح جریان داده به نحوهٔ انتقال اطلاعات بین ثباتها و پردازش اطلاعات اهمیت میدهیم. در این قسمت به چگونگی مدلسازی در سطح جریان داده در زبان Verilog و مزایای آن میپردازیم.

Continuous Assignment \-\

توسط این دستور می تــوان یک مقـدار را روی یک net درایـو کـرد. شکل کلـی ایـن دستور بصـورت زیر اسـت :

assign <signal_strength> <delay> assignment_lists;



- در مورد این دستور باید توجه داشت که این دستور همواره فعال است و هرگاه یکسی از اپرندهای سمت راست دستور تغییر کند، کل عبارت سمت راست مجددا ارزیابی شده در متغیر سمت چپ قرار می گیرد.
- سمت چپ این دستور باید یک متغیر یا یک بردار از نوع net و یا الحاقی از این دو نوع باشد.

```
// A dataflow description of a 2 inputs and gate
module myand( out, i1, i2 );
  output out;
  input i1, I2;
  assign out = i1 & i2;
endmodule
```

Implicit Continuous Assignment Y-7

در ایـن روش بجـای اینکـه یـک متغـیر را از جنـس net تعریـف کنیـم و سـپس توسـط دســتور assign یک مقدار را روی آن درایو کنیـم، می توانیـم ایـن عمـل را در هنگـام تعریـف متغـیر net انجـام دهیـم.




```
wire out;
assign out = i1 & i2;
// are same as
wire out = i1 & i2;
```

٦-٣ تاخيرها

همانطورکه در سطح گیت دیدیم تاخیرها برای این استفاده می شوند که عملکرد مدار به واقعیت نزدیکتر باشد. در سطح جریان داده نیز می توان برای assignment ها تاخیر مشخص نمود.

٦-٣-٦ تاخير با قاعده

در اینحالت یک تاخیر را پسس از assign و قبل از net می آوریم. هر تغییری که در یکی از سیکنالهای سمت راست رخ دهد، باعث می شود پس از گذشت زمان تاخیر، عبارت سمت راست مجددا ارزیابی شود و سپس در متغیر سمت چپ قرار گیرد. به این ترتیب تاخیری که در اینجا داریم، از نوع اردیابی شود و این امر باعث می شود که پالسهایی با عرض کمتر از مقدار تاخیر مشخص شده به خروجی منتشر نشود. این امر در شکل ۱۰-۱ نمایش داده شده است.



شكل ۱-۱۰ تاخير انتشار Inertial

٦-٣-٦ تاخير ضمني

دراینحالت تاخیر و assignment روی یک net به هنگام تعریف آن net مشخص می شود.

```
wire out;
assign #5 out = i1 & i2;
// are same as
wire #5 out = i1 & i2;
```

net تاخیر به هنگام تعریف ۳-۳-٦

دراینحالت به هنگام تعریف net تاخیر مورد نظر را برای آن مشخص میکنیم. از ایس پسس هرتغییری که روی این net انجام شود، با تاخیر مشخص شده اعمال می شود. باید توجه داشت که ایس امر در مورد مدلسازی در سطح گیت نیز قابل استفاده است.



wire #5 out; assign out = i1 & i2;

٦-٤ عبارات، اپراتورها و اپرندها

- یک عبارت از ترکیب اپرندها و اپراتورها ساخته می شود.
- یک اپرند می تواند یکی از انواع دادهای باشد که در بخش ۱-۲ به آن اشاره شد.
- اپراتورها روی اپرندها عملیاتی را انجام میدهند تا نتیجهٔ مطلوب بدست آید. لیست اپراتورهای موجود در Verilog در جدول ۱-۵ آمده است.

| Operator | Operator | Operation Performed | Number of |
|-------------|----------|-----------------------|------------|
| Туре | Symbol * | 1,: 1 | Operands |
| | * | multiply | 2 |
| | / | division | 2 |
| Arithmetic | + | add | 2 |
| | - | subtract | 2 |
| | % | modulus | 2 |
| | ! | logical negation | 1 |
| Logical | && | logical and | 2 |
| | | logical or | 2 |
| | > | greater than | 2 |
| Relational | < | less than | 2 |
| Kelational | >= | greater than or equal | 2 |
| | <= | less than or equal | 2 |
| | == | equality | 2 |
| E 1:4 | != | inequality | 2 |
| Equality | === | case equality | 2 |
| | !== | case inequality | 2 |
| | ~ | bitwise negation | 1 |
| | & | bitwise and | 2 |
| Bitwise | | bitwise or | 2 |
| | ^ | bitwise xor | 2 |
| | ~^ or ^~ | bitwise xnor | 2 |
| | & | reduction and | 1 |
| | ~& | reduction nand | 1 |
| | | reduction or | 1 |
| Reduction | ~ | reduction nor | 1 |
| | ^ | reduction xor | 1 |
| | ~^ or ^~ | reduction xnor | 1 |
| G1.40 | >> | right shift | 2 |
| Shift | << | left shift | 2 |
| | {} | concatenation | any number |
| Reduction | { { } } | replication | any number |
| Conditional | ?: | conditional | 3 |

جدول ۱-۵- لیست اپراتورهای Verilog برای مدلسازی در سطح جریان داده





- در مورد اپراتورهای حسابی باید به موارد زیر توجه داشت:
- اگر هردو اپرندش صحیح باشد، خارج قسمت را برمی گرداند.
- اگرهریک ازایرندها دارای بیت x باشد، نتیجهٔ عملیات x خواهد بود.
- % باقیماندهٔ تقسیم را برمی گرداند و علامت حاصل برابر علامت ایرند اول است.
- بهتر است اعداد منفی را درعبارات بصورت اعداد صحیح بکار برد، زیرا در غیراینصورت به مکمل ۲ تبدیل می شوند که ممکن است باعث بروز نتایج غیرمنتظره شوند.



- در مورد اپراتورهای منطقی باید به موارد زیر توجه داشت:
- نتیجهٔ اپراتورهای منطقی یک بیت است : 0 نادرست، 1 درست، x نامعلوم.
- اگر اپرند 0 باشد معادل نادرست، اگر 1 باشد معادل درست و اگر x باشد معادل نامعلوم ارزیابی می شود.



- در مورد اپراتورالحاق باید به موارد زیر توجه داشت:
- اپرندها حتما باید اعداد اندازهدار باشند تا Verilog قادر به محاسبهٔ اندازهٔ نتیجه باشد.
- اپرندها می توانند reg ، net ، برداری از reg ، net یا اعـداد انـدازهدار باشند.



```
A = 1'b1; B = 2'b00; D = 2'b10; C = 3'b110;

y = { B, C }; // Result y is 4'b0010

y = { A, B, C, D, 3'b001 }; // Result y is 11'b1_00_10_110_001

y = { A, b[0], C[1] }; // Result y is 3'b101
```



• در مورد ایراتورتکرار باید به موارد زیر توجه داشت:

• یک ثابت تکرار مشخص می کند که چندبار عدد داخل {} باید تکرار شود.

- در مورد اپراتور شرطی باید به موارد زیر توجه داشت:
- قالب استفاده از ایراتور شرطی بصورت زیر است:

<condition> ? true exp : false exp;

• عبارت condition ترزیابی می شود، اگر نتیجه عبارت x باشد، هردو عبارت true_exp, false_exp محاسبه شده و بیت به بیت با هم مقایسه می شوند، اگر بیتها باهم متفاوت بودند x و درغیراینصورت همان بیت برگردانده می شود.



```
// Models functionality of a tri state buffer
assign addr_bus = drive_enable ? addr_out : 32'bz;
```

- در مورد اپراتورهای تساوی باید به موارد زیر توجه داشت:
- z ایا x است. اگر یک بیت از یکی از اپرندها x یا x است. اگر یک بیت از یکی از اپرندها x یا x باشد، نتیجه x می شود.
- و نتیجهٔ a!=b برابر 0 یا 1 یا x است. اگر یک بیت از یکی از اپرندها x یا z
 باشد، نتیجه x میشود.
- نتيجهٔ a===b برابر 0 يا 1 است. a و b بيت به بيت با هم مقايسه مي شوند.
- نتيجهٔ a!==b برابر 0 يا 1 است. a و b بيت به بيت با هم مقايسه مي شوند.





```
A = 3;
       B = 3;
X = 4'b1010; Y = 4'b1101;
Z = 4'b1xzz; M = 4'b1xzz;
                           N = 4'b1xxx;
             // Result is logical 0
A == B
A != B
             // Result is logical 1
             // Result is x
X == Z
Z === M
             // Result is logical 1
Z === N
             // Result is logical 0
M !== M
             // Result is logical 1
```



• در مورد اپراتورهای کاهشی (reduction) باید به موارد زیر توجه داشت:

• این اپراتورها دارای یک اپرند هستند و عملیات بیتی مشخص شده را روی تک تک اعضای بردار اپرند آن انجام داده و یک بیت را بعنوان نتیجه برمی گرداند.

حال سعی میکنیم با ذکر چند مثال به نحوهٔ مدلسازی مدارهای دیجیتال در سطح جریان داده بپردازیم.

مثال ۱: یک مالتی پلکسر ٤ به ۱ طراحی کنید.

```
// Dataflow model of a 4-to-1 multiplexer

module mux4_to_1 ( out, i0, i1, i2, i3, s1, s0 );
  output out;
  input i0, i1, i2, i3, s1, s0;

// Use nested conditional operator
  assign out = s1 ? ( s0 ? i3 : i2 ) : ( s0 ? i1 : i0 );
endmodule
```

مثال ۲: یک جمع کنندهٔ ٤ بیتی طراحی کنید.



```
// Dataflow model of a 4-bit full adder

module fulladd4 ( sum, c_out, a, b, c_in );
   output [3:0] sum;
   output c_out;
   input [3:0] a, b;
   input c_in;

// Specify the function of a 4-bit full adder assign { c_out, sum } = a + b + c_in;

endmodule
```


مثال ٣: يک مقايسه کننده تک بيتي قابل توسعه طراحي کنيد.

```
// Dataflow model of a cascadable 1-bit comparator

module Comparator ( a_gt_b, a_eq_b, a_lt_b, a, b, gt, eq, lt );
  output a_gt_b, a_eq_b, a_lt_b;
  input a, b, gt, eq, lt;

// Specify the boolean function of a 1-bit comparator
  assign a_gt_b = ( a & gt ) | ( ~b & gt ) | ( a & ~b );
  assign a_eq_b = ( a & b & eq ) | ( ~a & ~b & eq );
  assign a_lt_b = ( ~a & lt ) | ( b & lt ) | ( ~a & b );

endmodule
```



3225 F.



مدلسازی در سطح رفتاری ٧

۱-۷ بلو کهای ساخت بافته

در Verilog دو بلـوک ساختيافته وجـود دارد، always, initial . ايــن دسـتورات پايــهٔ مدلســازی در سطح رفتاری هستند و تمام قسمتهای توصیف رفتاری مدار در این بلوکهای ساختیافته قرار مي گيرند. اين بلوكها داراي ساختار ترتيبي هستند.

initial بلوک ۱-۱-۷



بلوک initial در زمان 0 شروع شده و فقط یکبار در شروع شبیهسازی اجــرا میشـود. چنانچــه بخواهيم درون بلوك initial چندين دستور داشته باشيم، بايد بوسيلهٔ begin end أنها را بلوك كنيم. چنانچه چندین بلوک initial داشته باشیم، تمام بلوکها در زمان 0 بصورت همزمان اجرا می شوند و هر بلوک مستقل از سایر بلوکها خاتمـه مییابد. اگـر قبـل از یـک دسـتور تـاخیری مشـخص شـود، آن دسـتور پـس از تاخیر مشخص شده از زمان فعلی شبیهسازی اجرا می شود.

```
module stimulus;
    reg a, b, x, y, m;
    initial
        m = 1'b0;
    initial
    begin
        #10 x = 1'b0;
        #10 y = 1'b1;
    end
    initial
    begin
        #5 a = 1'b1;
        #10 b = 1'b0;
    end
    initial
        #50 $finish;
endmodule
        Time
                       Statement executed
                           m = 1'b0;
         0
//
         5
                           a = 1'b1;
//
         10
                           x = 1'b0;
//
         30
                           b = 1'b0;
                           y = 1'b1;
         35
                           $finish;
```



always بلوک ۲–۱–۷

بلوک always در زمان 0 شروع شده و تمام دستورات درون آن بطور پیوسته اجرا می شوند (مانند یک حلقه). این دستورات برای مدلسازی یک بلوک از اعمال که متوالیا در یک مدار انجام می شوند، بکار می رود.

```
module clock_gen;

reg clk;

initial
    clk = 1'b0;

// Toggle clk every half_cycle ( Period = 20 )
always
    #10 clk = ~clk;

initial
    #1000 $finish;

endmodule
```

Procedural Assignment Y-V

این دستور مقدار یک متغیر reg، صحیح، حقیقی یا زمان را تغییر میدهد. مقدار جدید در متغیر باقی می ماند تا هنگامیکه یک دستور دیگر مقدار آن را تغییر دهد. سمت چپ این عبارت می تواند یکی از موارد زیر باشد:

- یک متغیر reg ، صحیح، حقیقی، زمان یا عناصر حافظه
 - یک Bit-Select از این متغیر ها
 - یک Part-Select از ایس متغیر ها
 - الحاقي از موارد فوق

Blocking Assignment \(\neg \tau-\tau-\tau\)

این دستورات به همان ترتیبی که مشخص شدهاند اجرا می شوند، یعنی بدون کامل شدن اجرای یک دستور، دستور بعدی اجرا نمی شود. اپراتسوری که برای این امر بکار می رود = است.

```
initial
begin

// These statements are executed at time 0 sequentially
x = 0; y = 1; z = 1;
count = 0;
reg_a = 16'h0000; reg_b = reg_a;

// This statement is executed at time 15
#15 reg_a[2] = 1'b1;
```



```
// These statements are executed at time 25 sequentially
#10 reg_b[15:13] = { x, y, z };
count = count + 1;
end
```

Nonblocking Assignment Y-Y-V

در این روش کلیـهٔ دستورات بـرای اجـرا زمانبندی میشـوند، بـدون اینکـه منتظـر کـامل شـدن اجـرای یک دستور باشیم. اپراتوری که بــرای ایــن امـر بکــار مــیرود => اســت.



- شبیه ساز یک دستور Nonblocking را برای اجرا زمانبندی می کند، سپس بــه دستور بعدی درون بلوک می پردازد، بدون اینکه منتظر کامل شدن اجرای دستور قبلی شود.
- دستورات Nonblocking می توانند بصورت مؤثری همزمانی انتقال اطلاعات را مدل کنند، زیرا نتیجهٔ نهائی به ترتیب اجرای دستورات وابسته نیست.

```
initial
begin

x = 0; y = 1; z = 1;
count = 0;
reg_a = 16'h0000; reg_b = reg_a;

// This statement is scheduled to execute after 15 time units
reg_a[2] <= #15 1'b1;

// This statement is scheduled to execute after 10 time units
reg_b[15:13] <= #10 { x, y, z };

// This statement is scheduled to execute without any delay
count <= count + 1;
end</pre>
```

۷–۳ کنترل زمان

در Verilog چنانچـه دسـتورات كنـترل زمـان موجـود نباشـد، شبیهسـازی انجـام نمیشــود. در Verilog سه نـوع كنـترل زمـان وجـود دارد:

۷-۳-۷ کنترل زمان مبتنی بر تاخیر

در ایـن روش یـک عبـارت، فاصلـهٔ زمـانی بیـن رسـیدن بـه یـک دســتور تــا اجــرای آن را مشــخص میکند. دو نوع کنترل زمان مبتنــی بـر تــاخیر موجـود اســت.



• کنترل تاخیر با قاعده: یک تاخیر غیر صفر در سمت چپ دستور آورده می شود. دراینحالت عبارت سمت پس از گذشت زمان تاخیر، محاسبه شده درون عبارت سمت چپ قرار می گیرد.

```
initial
begin
    x = 0;
    #10 y = 1;
    #(4:5:6) q=0;
end
```

• کنترل تاخیر درون دستور: یک تاخیر غیر صفر در سمت راست اپراتور assignment آورده می شود. دراینحالت عبارت سمت راست در زمان فعلی محاسبه شده، پسس از گذشت زمان تاخیر درون عبارت سمت چپ قرار می گیرد.

```
initial
begin
    x = 0;    z = 0;
    y = #5 x + z;
end
// Is equivalent to
initial
begin
    x = 0;    z = 0;    temp = x + z;
    #5 y = temp;
end
```

۷-۳-۷ کنترل زمان مبتنی بر رویداد

یک رویداد به معنای تغییر مقدار یک reg یا net است. چهارنوع کنترل زمان مبتنی بر رویداد وجود دارد.

• کنترل رویداد استفاده می شود. دستورات می توانند با تغییر مقدار یک سیگنال، با لبهٔ بالارونده یا پایین روندهٔ یک سیگنال اجرا شوند. لبهٔ بالارونده به معنی یکی از تغییرات $1 \to 1$, $x, z; x \to 1$; $z \to 1$ و لبهٔ بالارونده به معنی یکی از تغییرات $0 \to 0$, $x, z; x \to 0$ می باشد.

• کنترل رویداد با نام: Verilog ایسن امکان را برای ما فراهم ساخته است که یک رویداد را تعریف کنیم و در موقع لزوم آنرا تریگر کنیم. تعریف رویداد با کلمهٔ کلیدی event و تریگر کردن آن با <- انجام می شود.



```
event rec_data;

always @(posedge clock)
begin
    if( last_data_packet ) ->rec_data;
end

always @(rec_data)
data_buf = { data[0] , data[1], data[2], data[3] };
```

• **کنترل چند رویداد**: گاهی اوقات چند سیگنال داریم که تغییر در یکی از آنها سبب تریگر شدن اجرای یک مجموعه از دستورات می شود. این امر توسط or کردن رویدادها یا سیگنالها انجام می شود. لیست رویدادا یا سیگنالها به Sensitivity List مشهور است.

```
always @(posedge clock or reset)
begin
  if( reset ) q = 0;
  else q = d;
end
```

V-T-V

Verilog دارای این قابلیت است که اجرای یک دستور را تا تحقق یک شرط خاص به تعویق بیاندازیم، این امر توسط دستور wait انجام می شود.

```
always
  wait( count_enable ) #20 count = count + 1;
```

٧-٤ دستور شرطي

```
if( expr )
    true_st
else
    false_st;
```

۷–۵ دستور **case**

```
case ( expr )
    case 1 : st1;
    case 2 : st2;
    ...
    case n : stn;
    defult : def_st;
endcase
```





- عبارت $\exp r$ با تک تک موارد بیت به بیت مقایسه می شود (با در نظر گرفتن (x,1,0)).
- اگر طول عبارت با موارد مورد مقایسه یکسان نباشد، سمت چپ جزء کوچکتر با پر می شود.
- درصورت استفاده از casex مقادیر z, x بصورت بی اهمیت (d'ont care) تلقی می شوند یعنی در مقایسه نقشی ندارند.
- درصورت استفاده از casez مقدار z بصورت بی اهمیت (d'ont care) تلقی می شود یعنی در مقایسه نقشی ندارد.

٧-٦ حلقهها

Tasks and Functions V-V

Task و تابع دارای تفاوتهایی هستند که در جدول ۱-۲ نشان داده شده است.

Task 1-V-V

بوسيلهٔ task ... endtask مشخص می شود. معمولا در موارد زير استفاده می شود.

- در پروسیجر تاخیر، زمانبندی و یا کنترل زمان وجود داشته باشد.
- پروسیجر پارامتر خروجی نداشته باشد و یا بیش از یک پارامتر خروجی داشته باشد.
 - پروسیجر هیے پارامتر ورودی نداشته باشد.



| Function | Task |
|--|---|
| یک تابع فقط می تواند توابع دیگر را فعال کند. | یک task می تواند توابع و task های دیگر را فعال کند. |
| یک تابع همیشه در زمان 0 اجرا میشود. | یک $	ask$ ممکن است در زمان 0 اجرا می $	ask$ |
| یک تابع نمی تواند تاخیر، رویداد و یاکنترل زمان داشته باشد. | یک task می تواند تاخیر، رویداد و یاکنترل زمان داشته باشد. |
| یک تابع حداقل باید یک آرگومان ورودی داشته باشد. | یک task میتواند آرگومانهای ورودی، خروجی یا دوسویه |
| | داشته باشد. |
| یک تابع همیشه مقدار بازگشتی دارد. | یک task نمی تواند مقدار بازگشتی داشته باشد. |

جدول ۱-٦- تفاوتهای Task و تابع

```
module operation;
   reg [15:0] A, B;
   reg [15:0] AB_AND, AB_OR, AB_XOR;
   always @(A or B) //whenever A or B changes in value
     bitwise oper (AB AND, AB OR, AB XOR, A, B);
   // Define task bitwise_oper
   task bitwise_oper;
      output [1\overline{5}:0] ab_and, ab_or, ab_xor;
                                                  //outputs from the task
      input [15:0] a, b;
                                                  //inputs to the task
   begin
     #20 ab and = a & b;
        ab_or = a | b;
         ab\_xor = a ^ b;
   end
   endtask
endmodule
```

Function Y-V-V

بوسيلهٔ function ... endfunction مشخص می شود. معمولا در موارد زير استفاده می شود.

- در پروسیجر تاخیر، زمانبندی و یا کنترل زمان وجود نداشته باشد.
 - پروسیجر یک پارامتر خروجی داشته باشد.
 - پروسیجر حداقل یک پارامتر ورودی داشته باشد.

```
function calc_parity;
input [31:0] address;
begin

   // set the output value appropriately. Use the implicit
   // internal register calc_parity.

   calc_parity = ^address; //Return the ex-or of all address bits.
end
endfunction
```



- 4 - 4 طراحی مدارهای ترکیبی در سطح رفتاری

برای طراحی مدارهای ترکیبی در سطح رفتاری، باید تمام ورودیهای مدار را در لیست حساس else بدنهی always ذکر کرد. به هنگام توصیف مدار باید توجه داشت که تمام شرطهای if باید دارای باشند تا از ایجاد مدار ترتیبی جلوگیری شود.

مثال: یک مالتی پلکسر ٤ به ۱ طراحی کنید.

```
// Behavioral model of a 4-to-1 multiplexer
module mux4_to_1 ( out, i0, i1, i2, i3, s1, s0 );
    output out;
    reg out;
    input i0, i1, i2, i3, s1, s0;
    always @( i0 or i1 or i2 or i3 or s1 or s0 )
    begin
       case { s1, s0 }
           2'b00 : out = i0;
           2'b01 : out = i1;
           2'b10 : out = i2;
           2'b11 : out = i3;
           defualt : out = 1'bx;
       endcase
    end
endmodule
```

۹-۷ طراحی مدارهای ترتیبی در سطح رفتاری

طراحی مدارهای ترتیبی را با استفاده از چند مثال بیان می کنیم. مثال ۱: یک D-FF حساس به لبه ی بالارونده با reset سنکرون طراحی کنید.

```
// Behavioral model of a d-ff with synchronous reset

module d_ff ( d, clk, rst, q );
  input d, clk, rst;
  output q;
  reg q;

always @( posedge clk )
  begin
  if (rst)
    q = 1'b0;
  else
    q = d;
  end

endmodule
```

مثال ۲: یک D-FF حساس به لبه ی بالارونده با reset آسنکرون طراحی کنید.



```
// Behavioral model of a d-ff with asynchronous reset

module d_ff ( d, clk, rst, q );
  input d, clk, rst;
  output q;
  reg q;


always @( posedge clk or posedge rst)
  begin
    if (rst)
        q = 1'b0;
  else
        q = d;
  end

endmodule
```

مشال ۳: یک شمارندهی ٤ بیتی با پایههای سنکرون الم, u_d و پایههای آسنکرون طراحی کنید که با لبه ی پایین رونده ی clk کار کند.

```
// Behavioral model of a up/down counter
module counter ( clk, ld, rst, u_d, d_in, q );
   input clk, ld, rst, u_d;
    input [3:0] d_in;
    output [3:0] q;
    reg [3:0] q;
    always @( negedge clk or posedge rst)
    begin
        if (rst)
            q = 4'b0000;
       else if ( ld )
           q = d_{in};
        else if( u_d )
           q = q + 1;
        else
            q = q - 1;
    end
endmodule
```

مثال ٤ (طراحي دياگرام حالت mealy): دياگرام حالت زير را مدلسازي كنيد.






```
// Mealy state machine
`define init
`define got1
                         2'd1
                        2'd2
`define got11
module seq_detector ( clk, x, rst, y );
    input clk, x, rst;
    output y;
    reg [1:0] cur_state;
    always @( posedge clk )
    begin
        if ( rst )
           cur_state = `init;
        else case ( cur_state )
  `init : cur_state = x ? `got1 : `init;
  `got1 : cur_state = x ? `got11 : `init;
            `got11 : cur state = x ? `got11 : `init;
        endcase
    end
    assign y = (cur state== `got11 && x==1'b0) ? 1'b1 : 1'b0;
endmodule
```

مثال ٥: دیاگرام حالت مثال ٤ را با استفاده از مدل هافمن مدلسازی کنید.

```
// Mealy state machine (Hufmann Model)
`define init
`define got1
                     2'd1
`define got11
                    2'd2
module seq_detector ( clk, x, rst, y );
   input clk, x, rst;
   output y;
   reg [1:0] present_state, next_state;
    always @( posedge clk )
       if(rst)
          present state = `init;
        else
          present state = next state;
    always @(present_state or x)
   begin
        case ( present_state )
          `init : next_state = x ? `got1 : `init;
          `got1 : next_state = x ? `got11 : `init;
          `got11 : next_state = x ? `got11 : `init;
       endcase
    assign y = (present state== got11 && x==1'b0) ? 1'b1 : 1'b0;
endmodule
```



مثال ٦ (طراحي دياگرام حالت moore): دياگرام حالت زير را مدلسازي كنيد.



```
// Moore state machine
`define init
                         2'd0
                         2'd1
`define got1
`define got11
                         2'd2
                         2'd3
`define got110
module seq detector ( clk, x, rst, y );
    input clk, x, rst;
    output y;
    reg [1:0] cur state;
    always @( posedge clk )
    begin
        if (rst)
            cur_state = `init;
        else case ( cur state )
            `init : cur state = x ? `got1 : `init;
            `got1 : cur_state = x ? `got1 : `init;
`got11 : cur_state = x ? `got11 : `got110;
`got110 : cur_state = x ? `got1 : `init;
        endcase
    assign y = (cur state== `got110) ? 1'b1 : 1'b0;
endmodule
```

مثال ۷: دیاگرام حالت مثال ٦ را با استفاده از مدل هافمن مدلسازی کنید.

```
// Moore state machine (Hufmann Model)
`define init
                     2'd0
                      2'd1
`define got1
                     2'd2
`define got11
`define got110
                     2'd3
module seq_detector ( clk, x, rst, y );
    input clk, x, rst;
    output y;
    reg [1:0] present_state, next_state;
    always @( posedge clk )
        if(rst)
          present_state = `init;
        else
           present_state = next_state;
```




مثال ۸: فرض کنید در یک سیستمی یک پروسس تولید کننده و یک پروسس مصرف کننده و جود دارد. میخواهیم Handshake بین این دو پروسس را به نوعی مدلسازی کنیم. سیستم به اینصورت عمل می کند که ابتدا پروسس تولید کننده داده ای را تولید می کند، پروسس مصرف کننده این داده را مصرف نکرده، پروسس تولید کننده داده را مصرف نکرده، پروسس تولید کننده داده بعدی را تولید نمی کند.

```
module producer( dataOut, prodReady, consReady )
  output [7:0] dataOut;
  output prodReady;
  reg [7:0] dataOut;
   reg prodReady;
  input consReady;
always
  begin
                          // Indicate nothing to transfer
     prodReady = 0;
      forever
     begin
         // ... Prduce data and put into temp
         // Wait for consumer ready
         wait( consReady ) dataOut = $random;
         // Indicate ready to transfer
         prodReady = 1;
         // Finish handshake
         wait( !consReady ) prodReady = 0;
      end
   end
endmodule
module consumer( dataIn, prodReady, consReady )
  input [7:0] dataIn;
  input prodReady;
  output consReady;
  reg consReady;
  reg [7:0] dataInCopy;
```



```
always
  begin
                           // Indicate nothing to transfer
     consReady = 1;
     forever
     begin
         wait( prodReady ) dataInCopy = dataIn;
         // Indicate value consumed
         consReady = 0;
         // ... munch on data
         // Complete handshake
         wait( !prodReady ) consReady = 1;
      end
   end
endmodule
// Top-level Producer-Consumer process
module ProducerConsumer;
  wire [7:0] data;
  wire pReady, cReady;
  producer p( data, pReady, cReady );
  consumer c( data, pReady, cReady );
endmodule
```






۸ مدلسازی در سطح سوئیچ

در Verilog برای انجام مدلسازی در سطح سوئیچ ساختارهایی از پیش تعبیه شده است، که در این قسمت به آنها میپردازیم.

MOS, CMOS سوئيچهای ۱-۸

در شكل ١-١١ اين سوئيچها و جدول صحت آنها نمايش داده شده است.






شكل ۱۱-۱- سوئيچهاي MOS و جدول صحت آنها

```
nmos n1 ( out, data, control );
pmos ( out, data, control );
cmos c1 ( out, data, ncontrol, pcontrol );
```

۸-۲ سوئیچهای دوسویه

در شکل ۱-۱۲ سوئچهای دوسویه نمایش داده شده است.



شكل ۱-۱۱- سوئيچهاي MOS و جدول صحت آنها

```
tran t1 ( inout1, inout2 );
tranif0 ( inout1, inout2, control );
tranif1 ( inout1, inout2, control );
```

۸-۳ تغذیه و زمین

به هنگام استفاده از سوئیچها به منبع تغذیه و زمین (Vss, Vdd) نیاز داریم. برای این منظور دو کلمهٔ کلیدی supply0, supply1 به ترتیب برای Vss, Vdd درنظر گرفته شده است.

```
supply1 Vdd;
supply0 Vss;
assign a = Vdd;  // Connect a to Vdd
```



λ –۵ سوئیچهای مقاومتی

در حالات قبل سوئیچها ایده آل فرض شده بودند، یعنی هیچگونه تضعیفی در سیگنال عبوری از سوئیچ مشاهده نمی شد. ولی در سوئیچهای مقاومتی قدرت سیگنال عبوری از سوئیچ مطابق جدول ۱-۷ تغییر می کند. سوئیچهای مقاومتی با افرودن یک r به ابتدای نام سوئیچهای معمولی بدست می آیند.

```
rnmos, rpmos // Resistive nmos,pmos switches
rcmos // Resistive cmos switch
rtran, rtranif0, rtranif1 // Resistive tran,tranif0,tranif1 switches
```

| Input Strength | Output Strength |
|----------------|-----------------|
| supply | pull |
| strong | pull |
| pull | weak |
| weak | medium |
| large | medium |
| medium | small |
| small | small |
| high | high |

جدول ۱-۷- جدول تضعیف سیگنال سوئیچهای مقاومتی

مثال: یک مالتی پلکسر ۲ به ۱ طراحی کنید.

