

## دانشگاه صنعتی شریف دانشکده مهندسی برق امتحان پایان ترم درس

## مدارهای منطقی و سیستم های دیجیتال

وقت: ۱۵۰ دقیقه ۱۲ دی ۱۳۹۰

سؤال ۱
سؤال ۲
سؤال ۳
سؤال ٤
سؤال ٥
سؤال ٦
سؤال ٧
جمع


نام و نام خانوادگی: شماره دانشجویی: گروه (نام استاد):

(۲ نمره)

سئوال ۱) می خواهیم دیاگرام حالت زیر را به حداقل تعداد حالات ساده کنیم. (مقدار ورودی ها برای هر تغییر حالت در ابتدای کمان مربوط به آن نوشته شده است.)

الف) جدول استلزام ( Implication) این دیاگرام را رسم کنید.

ب) با استفاده از این جدول، دیاگرام ساده شده را رسم کنید.



سئوال ۲) مدار زیر داده شده است. بررسی کنید که آیا این مدار خطر ثابت (Static Hazard) دارد یا خیر.

F = W'Y + X'Y' + WXZ

الف) با استفاده از جدول كارنو پاسخ اين سئوال را بدهيد.


ب) اگر پاسخ مثبت است، کلیه تغییرات در ورودیها را که می تواند منجر به Glitch شود، مشخص کنید و با اضافه کردن حداقل تعداد گیت، مشکل را رفع کنید.

اگر پاسخ منفی است، با حذف تعدادی گیت، مدار را ساده کنید بدون آنکه مشکل Static Hazard به وجود بیاید.

سئوال ۳) دیاگرام حالت Moore مداری را رسم کنید که یک ورودی X را در هر کلاک دریافت می کند و خروجی آن (Z) هنگامی 1 می شود که از زمانی که دنباله "01" را دیده است تا به حال تعداد 0 های دریافتی در ورودی X فرد باشد. و در صورتی که دنباله "01" را ندیده باشد خروجی 0 باقی میماند. (تعداد صفرهای دریافتی را فقط برای بعد از مشاهدهٔ "01" در نظر بگیرید).

توجه: فقط رسم دياگرام حالت خواسته شده است.

مثال:



سئوال ٤) الف) مدارى توسط كد وريلاگ زير تعريف شده است، دياگرام حالت آن را رسم كنيد.

ب) این مدار میلی است یا مور؟

ج) پس از ریست (reset) اگر دنباله ورودی به صورت زیر (از چپ به راست) باشد، دنباله خروجی چیست؟

## 0 0 0 0 1 3 0 1 2 2 yeki ezafe va3 moore

111000011

د) آیا Reset در این مدار از نوع سنکرون است یا آسنکرون؟

```
module Test89 (y_out, x_in, clock, reset);
 output [1: 0] y_out;
 input x_in, clock, reset;
 reg [1: 0]
               state;
 parameter S0 = 2'b00, S1 = 2'b01, S2 = 2'b10, S3 = 2'b11;
 always @ (posedge clock, negedge reset)
  if (reset == 0) state <= S0;</pre>
  else case (state)
   S0: if (^{\sim}x in) state <= S1; else state <= S0;
   S1: if (x_in) state <= S2; else state <= S3;
   S2: if (^x_in) state <= S3; else state <= S2;
   S3: if (~x_in) state <= S0; else state <= S3;
  endcase
 assign y_out = state;
endmodule
```

سؤال ٥) الف) جدول جریان اولیه (primitive flow table) را برای یک TFF حساس به لبه منفی با ورودی های تولد و کرون آن، جدول جریان ساده شده را بدست آورید.پ) با طی بقیه مراحل طراحی مدار مربوطه را رسم کنید.

(٥,٧ نمره)

سؤال ٦) FSM زير داده شده است:

الف - یک state assignment مناسب برای این FSM بیابید.

ب- جدول عبور که خروجی های حالات ناپایدار در آن مشخص شده باشند را بنویسید.

Present	Next Stae			
State	$X_1X_2$			
	00	01	10	11
Α	<b>A</b> /0	B/-	C/-	-
В	D/-	<b>B</b> /0	<b>B</b> /0	G/- G/-
С	F/-	-	<b>C</b> /0	G/-
D	<b>D</b> /1	E/-	B/-	-
E	A/-	<b>E</b> /0	-	G/-
F	<b>F</b> /0	E/-	F)/1	_
G	-	В/-	F/-	<b>G</b> /1

(٥,٣ نمره)

سؤال ۷) با استفاده از یک عدد شمارنده ٤ بیتی 74163 و گیت ها شمارنده ای طرح کنید که مرتباً از 5 به 13 بالا شمرده و سپس از 13 به 5 پائین بشمارد و این چرخه تکرار گردد. توجه: نمره کامل به مدار با حداقل تعداد گیت داده خواهد شد.

74163

CLK
CLR
LD
ENP
ENT
A
CB
A
CC
B
C
C
D
RCO