
موعد تحويل:94/2/1((10:30 AM)


سرى 5

تمرین مدار منطقی

1-خروجی های ۷2،۷۱ و ۷3 را رسم کنید



q,q'-2 را برای SR latch ساخته شده با nor با توجه به ورودی های زیر رسم کنید. زمان srise را برای q,q'-2 صفر در نظر بگیرید. propagation delay برای گیت 10ns nor است و فاصله زمانی خطوط عمودی هم 10ns می باشد.



3-یک شمارنده 3بیتی افزایشی را فقط با T-FF وگیت های AND یکبار بصورت سنکرون ویکبار آسنکرون طراحی کنید.

4-با استفاده از مالتی پلکسر های 4 به 1 و d-ff یک شیفت رجیستر 4 بیتی با جدول عملکرد زیر طراحی کنید

S1	S0	Mode
0	0	Shift right (all 4 bits)
0	1	Shift left (all 4 bits)
1	0	Synchronous common clear
1	1	Synchronous parallel load

5-complement 2' دیک عدد باینری را می توان به این شیوه بدست آورد:بیت های کم ارزشتر صفر را تا اولین بیت یک از آن سمت تغییری نمی دهیم بیت های پس از اولین یک را معکوس می کنیم.یک complementer سریال را به این شیوه طراحی کنید.مدار به یک شیفت رجیستر برای ذخیره کردن اعداد باینری و یکRS-FF نیاز دارد که وقتی اولین least significant one رخ داد ست شود.