


lc Dr. Shaabany Se6 TA verilog



```
Module Fulladd (cin, x, y, s, cout);
input cin, x, y;
output s, cout;
assign s = x ^ y ^ cin;
assign cout = (x & y) | (x & cin) | (y & cin);
end module
```

\* مهم : xor معادل جمع معمولی است که نهایتاً آخرش 1 می دهد.

$$1 \wedge 1 = 1 + 1 = 10 \rightarrow \text{بیت آخر}$$

در اینجا cout رقم دوم است یعنی دارد.  $\Rightarrow s = x + y + cin$  جمع  $x + y + cin$  است.

می دهد یعنی مثلاً اگر هر سه 1 باشند  $s = 1$ ,  $cout = 1$  (خاصیت این ها، full adder)

← سو معادل دو خط assign در برنامه می توان نوشت:

assign { cout, s } = x + y + cin;

Syntax:

تعریف  
gate

and And1 (z<sub>1</sub>, x, y)

جای که به صورت  
دیده

Module Fulladd (cin, x, y, s, cout)

input cin, x, y;

output s, cout;

wire z<sub>1</sub>, z<sub>2</sub>, z<sub>3</sub>, z<sub>4</sub>;

and And1 (z<sub>1</sub>, x, y);

and And2 (z<sub>2</sub>, x, cin);

and And3 (z<sub>3</sub>, y, cin);

or Or1 (cout, z<sub>1</sub>, z<sub>2</sub>, z<sub>3</sub>);

xor Xor1 (z<sub>4</sub>, x, y);

xor Xor2 (s, z<sub>4</sub>, cin);

endmodule

always @(x or y) → (sensitivity\_list)

begin

s = x ^ y;

c = x & y;

end

→ برای حساسیت gate

یعنی با تغییر عبارت داخل

برای عبارت داخل

هم تغییر می کند. مثلاً

اینجا با تغییر x و y هم تغییر می کند.

if (expression 1)

begin

-----

end

else if (expression 2)

begin

-----

end

else

begin

-----

end

always @ (S)

if (S == 0)

f = w<sub>0</sub>;

else

f = w<sub>1</sub>;

always @ \*

→ حاسن به کدهای متفرقه ای  
داخل always

\* دقت شود که ترتیب کدنویسی بسیار مهم است

\* اگر else تعریف نشود به صورت پیش فرض خروجی به ورودی منتقل می شود.

case (expression)

alternative 1: begin

-----

end

alternative 2: begin

-----

end

default: begin

-----

end

→ (حالت ی)

end case