

دانشگاه صنعتی شریف

دانشکدهی مهندسی برق


آزمایشگاه مدارهای منطقی و سیستم های دیجیتال

گزارش آزمایش جلسه ۹

سیدبردیا برائی نژاد (۹۲۱۰۱۲۲۹)

مهدی میر (۹۲۱۰۲۸٤٦)

استاد: دکتر تابنده



مدار را طبق شكل بالا بستيم.

همانطور که انتظار میرفت ... با اعمال کلاک به مدار شمارش از عدد ۷ شروع شده پس از رسیدن به صفر این بار از همانطور که انتظار میرفت ... با اعمال کلاک به مدار شمارش از عدد ۷ شروع شده و به صفر ختم میشود .

۳-۲) کد زیر را یک بار برای طراحی مدار به صورت میلی و بار دیگر برای طراحی مدار به صورت مور نوشتیم.

```
Mealy Code:
module Cof(pol_d,ch,pol_kh,clk,reset);
input [2:0] pol_d;
input clk,reset;
output reg [1:0] pol_kh;
output reg ch;
reg [2:0] state;
always @ (posedge clk)begin
if (reset == 1)
begin
state = 3'b000;
ch = 0;
pol_kh = 2'b00;
end
else begin
case (pol_d)
3'b001:
begin
```

```
if (state == 3'b100)begin
ch <= 1;
pol_kh <= 2'b00;
state <= 0;
end
else begin
state = state + 3'b001;
end
end
3'b010:begin
if (state \geq 3'b011)begin
ch <= 1;
pol_kh <= state - 3'b011;
state <= 0;
end
else begin
state = state + 3'b010;
end
end
3'b100:begin
if (state \geq 3'b001)begin
ch <= 1;
pol_kh <= state - 3'b001;
state \leq 0;
end
else
begin
state = state + 3'b100;
end
end
default : begin
state = state;
ch = 0;
pol_kh = 2'b00;
end
endcase
end
end
endmodule
```

```
Moore Code:
module Cof(pol_d,ch,pol_kh,clk,reset);
input [2:0] pol_d;
input clk,reset;
output reg [1:0] pol_kh;
output reg ch;
reg [3:0] state;
always @ (posedge clk)begin
if (reset == 1)
begin
state = 4'b0000;
ch = 0;
pol_kh = 2'b00;
end
else begin
if (state >= 4'b0101)
begin
pol_kh <= state - 4'b0101;
state = 4'b0000;
ch = 1;
end
else if (pol_d == 3'b001 ||pol_d == 3'b010 ||pol_d == 3'b100 )
state = state + pol_d;
else
begin
state = state;
ch = 0;
pol_kh = 0;
end
end
end
endmodule
```