

## دانشگاه صنعتی شریف

دانشکدهی مهندسی برق

آزمایشگاه مدارهای منطقی و سیستم های دیجیتال

گزارش آزمایش جلسه ۱


سیدبردیا برائی نژاد (۹۲۱۰۱۲۲۹)

مهدی میر (۹۲۱۰۲۸٤٦)


استاد: دکتر تابنده

۱.پیاده سازی گیت ها با مقاومت و ترانزیستور

مسدار شسکل ۱-۱ را بسه وسسیله ی ترانزیستور BC107 مسی بنسدیم. یسک مسوج مربعی از را بسه و سیله ی ترانزیستور f=10kHz,  $V_{Max}=5v$  و رودی و مربعی و رودی و خروجی را روی اسیلسکوپ نمایش می دهیم. ایس مدار اینورتر بود و در حدود فرکانس 100kHz از عملکرد صحیح خود خارج می شد.





شکل ۱-۱- پیاده سازی یک گیت منطقی با مقاومت و ترانزیستور




## ۲. ییاده سازی گیت ها با ترانزیستور CMOS) MOS

آی سی CD4007 مجتمع از چند ترانزیستور MOS است. با توجه به شکل 1-7 مدار های شکل 1-7 با اتصال مناسب پایه ها ی آی سی می بندیم. یک موج مربعی با فرکانس 10kHz را به عنوان ورودی می دهیم و آن را تا فرکانس 1MHz افزایش می دهیم. هر دو مدار بر طبق مشاهده عمل اینورت را انجام می دادند.






شکل ۱-۳- پیاده سازی یک گیت منطقی با ترانزیستور های MOS الف- Active Load(منطق CMOS) با کیت منطق Passive Load (منطق VMOS)




Active Load(10kHz)



Passive Load(10kHz)

با افزایش فرکانس مشخصه ی نمایی مشخص تر می گردد $(e^{-t})$  و عمل اینورت دیگر به خوبی صورت نمی گیرد $(e^{-t})$  و عمل اینورت دیگر به خوبی صورت نمی گیرد $(e^{-t})$  تعییرات برای حالت ب از 500 و برای الف از 500 محسوس می شد. در واقع وابستگی حالت الف به فرکانس کمتر بود.



۳.خانواده ی منطقی TTL


الف و ب)

ورودی	خروجي
<b>0V</b> (لاجیک ۰)	4.5V
V(لاجیک ۱)	90mV
هیچ	۱25mV (لاجيک ۰)

ج)در ورودی لاجیک ۱ به دلیل کشیدن جریان (هرچند کم) توسط ورودی های گیت های اضافه شده خطا کمه 90mV بود افزایش پیدا کرده و به 170mV رسید. همچنین در حالت ورودی لاجیک ۰، پاسخ شد که در واقع نشان دهنده ی عکس مطالب برای ورودی لاجیک ۱ می باشد.

د) با تغییر ورودی با کمک پتانسیومتر ولتاژ خروجی را اندازه گیری کرده و مشخصه ی خروجی بر حسب ورودی را رسم می کنیم.

خروجي	ورودى
125mV	4.35V
125mV	3.60V
125mV	2.28V
130mV	1.58V
133mV	1.53V
3.60V	1.30V
4.43V	862mv



بر اسیاس نمودار مینیمم ولتا ورودی H را H را H تشخیص داده ایسم و و ماکسیمم ولتا ورودی L را L را L را L و ماکسیمم ولتا ورودی L را L و ماکسیمم ولتا ورودی L را L و ماکسیمم ولتا ورودی L را L و ماکسیمم ولتا و رودی L را L و ماکسیم ولتا و رودی L را L و ماکسیم ولتا و رودی L را L و ماکسیم ولتا و رودی و رودی

ه)بین خروجی گیت ۱ و ورودی گیت ۲ با میلی آمپرمتر جریان را برای دو حالت H اندازه می گیریم.


جريان	ورودى
42.6mA(خروجي به ورودي)	L
320µA(ورودي به خروجي)	Н

و) جریان مصرفی آی سی را توسط میلی آمپر متر اندازه گیری می کنیم.

$$I = 4.82mA$$

()

$$T_{for \ 1 \ Gate} = \frac{139.2}{11} \approx 12.7 \ ns$$
,  $f_{for \ 11 \ Gates} = 7.184 MHz$ 



## **Switching Characteristics**

at  $V_{CC} = 5V$  and  $T_A = 25$ °C

Symbol	Parameter	$R_L = 2 \text{ k}\Omega$ $C_1 = 15 \text{ pF}$ $C_1 = 50 \text{ pF}$				Units
Зуньог	runneter	Min	Max	Min	Max	Oillis
t <sub>PLH</sub>	Propagation Delay Time LOW-to-HIGH Level Output	3	10	4	15	ns
t <sub>PHL</sub>	Propagation Delay Time HIGH-to-LOW Level Output	3	10	4	15	ns

20+30=50 بنا بسر آزمایش دوره ی تناوب بسرای هسر گیست 12.7ns بدست آمید. پیش گزارش عیدد 20+30=6 بنا بسر آزمایش دوره ی تناوب بسرای هسر گیست 40-20 به ترتیب 40-20 و 40-20 به ترتیب ترتیب 40-20 به ترتیب ترتیب 40-20 به ترتیب ترتیب ترتیب ترتیب ترتیب 40-20 به ترتیب ت

د تکنولوژی CMOS

الف و ب)

ورودى	خروجی
<b>0V</b> (لاجیک ۰)	5.0V
V(لاجیک ۱)	3.9mV
هیچ	550mV(لاجيک ٠)

ج)برای لاجیک ، پاسخ 5.0 ولت بود و برای لاجیک ۱ پاسخ 3.8 mV بود که نشان دهنده ی عدم تغییر چشم گیری در نتایج است.

د)

خروجى	ورودى
1.4mV	4.96V
1.6mV	4.14V
12.2mV	3.85V
167mV	3.26V
412mV	2.96V
4.9V	2.14V
5.03V	1.52V
6 5 4 3 2 1 0 1 2 3 4 5	Series1

2V المسلم ولتسار ورودی H را W تشخیص داده ایسم و و ماکسسیمم ولتسار ورودی W را W اعسلام کسوده داده ایسم. دیتا شسیت مینسیمم ولتسار ورودی W را W و ماکسسیمم ولتسار ورودی W را W اعسلام کسوده است. بین این دو بازه تغییرات نمودار سریع است.

ه)بین خروجی گیت ۱ و ورودی گیت ۲ با میلی آمپرمتر جریان را برای دو حالت H اندازه می گیریم.

ودی	جريان
A	5mA(خروجی به ورودی)
A	3.47mA(ورودي به خروجي)

و) جریان مصرفی آی سی را توسط میلی آمپر متر اندازه گیری می کنیم.

$$I = 530 \mu A$$

()

$$T_{for \ 1 \ Gate} = \frac{374.3}{5} \approx 74.9 ns, \qquad f_{for \ 5 \ Gates} = 2.672 MHz$$

CD4069 cmos ic

## ■ AC ELECTRICAL CHARACTERISTICS(Note 1)

(Ta=25 $^{\circ}$ C, C<sub>L</sub>=50pF, R<sub>L</sub>=200kΩ, t<sub>r</sub> and t<sub>f</sub> ≤ 20 ns, unless otherwise specified)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNIT
Propagation Delay Time from Input to Output	TPHL OF TPLH	V <sub>DD</sub> =5V V <sub>DD</sub> =10V V <sub>DD</sub> =15V		50 30 25	90 60 50	ns

20+30=50 بنا بس آزمایش دوره ی تناوب بسرای هسر گیست 74.9ns بدست آمید. پسش گسزارش عیدد 20+30=50 بنا بس آزمایش دوره ی تناوب بسرای هسر گیست 20+30=50 بدست آمید. پسش گسزارش عیدد و دیتاشیت هم با توجه به حضور خازن 30+30=50 بدست آمید.