```
پیش گزارش آزمایش ۱۰
بردیا برائی نژاد(۹۲۱۰۱۳۹۹)
مهدی میر(۹۲۱۰۲۸٤٦)
```

.1

```
module M(out , in1 , in2 , clk, reset, ready);
 2
           input clk;
 3
           input reset;
           input [3:0] in1 , in2;
 4
 5
           reg car;
           output reg ready;
           reg [3:0] A,B;
           output [7:0] out;
9
           reg [7:0] out;
10
           reg [2:0] counter;
11
           always @ (posedge clk)
12
               begin
13
               if (reset == 1)
14
               begin
15
                   counter = 3'b100;
16
                   B=in1;
17
18
                   ready=0;
19
                   car=0;
20
               end
21
               else
22
               begin
                   if (counter != 3'b000)
23
24
                   begin
25
                       if (B[0]==1)
26
                        \{car,A\} = (A+in2);
27
                        {A,B} = {car,A,B} >> 1;
28
                       counter = counter - 1;
29
                   end
30
                   else
31
                        ready=1;
32
                       out={A,B};
33
                   end
34
               end
35
      endmodule
```

پرسش ۱:

برای وابسته بودن بیت Carry با Clk. در غیر این صورت بیت با ارزش شیفت ریجیستر A را از بین می برد.

پرسش ۲:

مالتی پلکسر تعیین می کند که لود و شیفت صورت گیرد یا فقط شیف انجام شود. از And هم در این حالت می توان استفاده کرد. در واقع هر رقم یک عدد را با عدد دیگر And می کنیم و هر بار شیفت می دهیم.

پرسش ۳:

در الگوریتم ضرب کم ارزش ترین بیت(LSB) مشخص می کند که فقط شیفت صورت بگیرد یا لود هم انجام شود. الگوریتم به کار رفته همان ضرب خودمان است که در آن واضحا بیت LSB تعیین کننده است.