

دانشگاه صنعتی شریف

دانشکدهی مهندسی برق

آزمایشگاه مدارهای منطقی و سیستم های دیجیتال

گزارش آزمایش جلسه ۳

سیدبردیا برائی نژاد (۹۲۱۰۱۲۲۹)

مهدی میر (۹۲۱۰۲۸٤٦)

استاد: دکتر تابنده


۱.در بخش اول با ورودی ها ی مناسب select (با توجه به داده ها ی Datasheet) آی سی را برای اعمال
۱.در بخش اول با ورودی ها ی مناسب select (با توجه به داده ها ی OR،AND) آی سی را برای اعمال
۱.در بخش اول با ورودی ها ی مناسب select (با توجه به داده ها ی OR،AND) آی سی را برای اعمال

FUNCTION TABLE

MODE SELECT INPUTS				ACTIVE LOW INPUTS & OUTPUTS		ACTIVE HIGH INPUTS & OUTPUTS	
S ₃	s ₂	s ₁	s ₀	LOGIC (M = H)	ARITHMETIC** (M = L) (C _n = L)	LOGIC (M = H)	ARITHMETIC** (M = L) (C _n = H)
L	L	L	L	A	A minus 1	A	Α
L	L	L	Н	AB	AB minus 1	<u>A</u> + B	A + <u>B</u>
L	L	Н	L	A + B	AB minus 1	AB	A + B
L	L	Н	Н	Logical 1 minus 1		Logical 0 minus 1	
L	Н	L	L	<u>A</u> + B	A plus (A + B)_	<u>A</u> B	A plus AB
L	Н	L	Н	<u>B</u>	AB plus (A + B)	В	(A + B) plus AB
L	Н	Н	L	A ⊕ <u>B</u>	A minus B minus 1	A <u>⊕</u> B	A minus B minus 1
L	Н	Н	Н	<u>A</u> + B	A + B	<u>A</u> B	AB minus 1
Н	L	L	L	AB	A plus (A + B)	<u>A + B</u>	A plus AB
Н	L	L	Н	$A \oplus B$	A_plus B	$A \oplus B$	A plus B
Н	L	Н	L	В	AB plus (A + B)	В	(A + B) plus AB
Н	L	Н	Н	A + B	A + B	AB	AB minus 1
Н	Н	L	L	Logical 0 A plus A*		Logi <u>c</u> al 1 A plus A*	
Н	Н	L	Н	AB	AB plus A	A + B	(A + <u>B</u>) plus A
Н	Н	Н	L	AB	AB plus A	A + B	(A + B) Plus A
Н	Н	Н	Н	Α	Α	Α	A minus 1

L = LOW Voltage Level

^{**}Arithmetic operations expressed in 2s complement notation




با توجه به شکل زیر مقدار تاخیر حدودا برابر با ۲۵ نانوثانیه است.

H = HIGH Voltage Level

^{*}Each bit is shifted to the next more significant position

۲.




$$S = X \oplus Y \oplus Z$$
, $C = (X \oplus Y)Z + XY$


با توجه به مدار بالا که یک Full Adder می باشد مقادیر جمع (S) و رقم نقلی(C) را می توان با دادن ورودی ها (Y_0X) و همچنین رقم نقلی مرحله ی قبلی (Z) بدست آورد. با استفادی از Datasheet مربوط به آی سی این مدار را پیاده سازی می کنیم. برای مشاهده ی خروجی نیز از ۲ ال ای دی متصل به مقاومت استفاده می کنیم و روشن شدن آن ها نشان دهنده ی ۱ شدن مقادیر (S_0, C_0) می باشد.


٣.

در تبدیل xOR است XOR می کنیم. (اگر بیت ام اس بی صفر بود بیت ها ی دیگر تغییری نمی کنند و در غیر این صورت ی علامت است XOR می کنیم. (اگر بیت ام اس بی صفر بود بیت ها ی دیگر تغییری نمی کنند و در غیر این صورت اینورت می شوند.) خروجی ها به ورودی ها ی فول ادر متصل می شوند و بیت کری به بیت ام اس بی متصل می شود که باعث می شود در صورت مثبت بودن تغییری صورت که باعث می شود در صورت مثبت بودن تغییری صورت نگیرد. این مدار برای عمل تفریق مورد نیاز است که در واقع جمع با عدد منفی شده است که نتیجه ی مورد نظر مارا به ما می دهد.



 مدار شکل زیر عملیات مورد نظر را انجام می دهد یعنی به وسیله ی سیگنال کنترلی جمع و تفریق را انجام می دهد.





پرسش ٢

جمع مقادیر تاخیر = 4.8 + 2.8 + 4.0 + 4.0 + 4.0 = 1.0 نانو ثانیه

پرسش ٣

مدار بدست آمده ۲۵ نانو ثانیه بود که از کمتر از تاخیر محاسبه شده است.

پرسش ٤

OR ، AND ، XOR و دو فول ادر بیشترین تاخیر را ایجاد می کنند.

۰×+۵++٤٤ +۲* ۸٤ = ۵ • ۲نانو ثانيه

پرسش ٥

در یک فول ادر دلیل اصلی تاخیر نیاز هر مرحله ی جمع به carry مرحله ی قبلی است. پس تاخیر نهایی جمع تمامیر تاخیر ها ی قبلی است که برابر با (d=delay) می باشد.

پرسش ٦

