

3.3 CMOS 逻辑门电路的其他输出结构及参数


3.3.1 CMOS逻辑门的保护和缓冲电路

3.3.2 CMOS漏极开路和三态门电路

3.3.3 CMOS逻辑门电路的重要参数


3.3.1 输入保护电路和缓冲电路

采用缓冲电路能统一参数，使不同内部逻辑集成逻辑门电路具有相同的输入和输出特性。



1. 输入端保护电路：

二极管导通电压： v_{DF}



$$(1) 0 < v_I < V_{DD} + v_{DF}$$

D_1 、 D_2 截止

$$(2) v_I > V_{DD} + v_{DF}$$

D_1 导通, D_2 截止

$$v_G = V_{DD} + v_{DF}$$

$$(3) v_I < -v_{DF}$$

D_2 导通, D_1 截止 $v_G = -v_{DF}$


当输入电压不在正常电压范围时，二极管导通，限制了电容两端电压的增加，保护了输入电路。

R_s 和 MOS 管的栅极电容组成积分网络，使输入信号的过冲电压延迟且衰减后到栅极。

2. CMOS 逻辑门的缓冲电路

输入、输出端加了反相器作为缓冲电路，所以电路的逻辑功能也发生了变化。增加了缓冲器后的逻辑功能为与非功能

$$L = \overline{\overline{A + B}} = \overline{A \cdot B}$$




3.3.2 CMOS 漏极开路 (OD) 门和三态输出电路

1. CMOS 漏极开路门


(1) CMOS 漏极开路门的提出

输出短接，在一定情况下会产生低阻通路，大电流有可能导致器件的损毁，并且无法确定输出是高电平还是低电平。




(2) 漏极开路门的结构与逻辑符号


电路



逻辑符号



漏极开路门输出连接



(a) 工作时必须外接电源和电阻


(b) 与非逻辑不变；

(c) 可以实现线与功能；

$$\begin{aligned} L &= \overline{AB} \cdot \overline{CD} \\ &= \overline{AB + CD} \end{aligned}$$

(3) 上拉电阻对 OD 门动态性能的影响

- ❑ R_p 的值愈小，负载电容的充电时间常数亦愈小，因而开关速度愈快。但功耗大，且可能使输出电流超过允许的最大值 $I_{OL(max)}$ 。
- ❑ R_p 的值大，可保证输出电流不能超过允许的最大值 $I_{OL(max)}$ 、功耗小。但负载电容的充电时间常数亦愈大，开关速度因而愈慢。



当


$$V_O = V_{OL}$$

最不利情况：

只有一个 OD 门导通，
为保证低电平输出 OD 门的
输出电流不能超过允许的最
大值 $I_{OL(max)}$ 且 $V_O = V_{OL(max)}$ ，
 R_P 不能太小。

$$I_{OL(max)} = \frac{V_{DD} - V_{OL(max)}}{R_{p(min)}} + I_{IL(total)}$$

$$R_{p(min)} = \frac{V_{DD} - V_{OL(max)}}{I_{OL(max)} - I_{IL(total)}}$$




当

$$V_O = V_{OH}$$


为使得高电平不低于规定的
 V_{IH} 的最小值, 则 R_p 的选择不
能过大。 R_p 的最大值

$R_{p(max)}$:


$$R_{p(max)} = \frac{V_{DD} - V_{IH(min)}}{I_{OH(total)} + I_{IH(total)}}$$



2. 三态 (TSL) 输出电路




使能 EN	输入 A	输出 L
1	0	0




使能 E_N	输入 A	输出 L
1	1	1

2. 三态 (TSL) 输出电路




使能 EN	输入 A	输出 L
1	0	0
1	1	1
0	×	高阻



高电平使能的三态输出缓冲电路


三态门电路的应用



任何时刻只能有一个门的使能端为有效，其他门输出高阻

3.3.3 CMOS 逻辑门电路的主要技术参数

1. 输入和输出的高、低电平



输入低电平的上限值

$$V_{IL(max)}$$

输入高电平的下限值

$$V_{IL(min)}$$

输出高电平的下限值

$$V_{OH(min)}$$

输出低电平的上限值

$$V_{OH(max)}$$

1. 输入和输出的高、低电平

类型 参数 / 单位	4000 $\left(V_{DD} = 5V \right)$ $\left(I_O = 1mA \right)$	74HC $\left(V_{DD} = 5V \right)$ $\left(I_O = 0.02mA \right)$	74HCT $\left(V_{DD} = 5V \right)$ $\left(I_O = 0.02mA \right)$	74LVC $\left(V_{DD} = 3.3V \right)$ $\left(I_O = 0.1mA \right)$	74AUC $\left(V_{DD} = 1.8V \right)$ $\left(I_O = 0.1mA \right)$
$V_{IL(max)}/V$	1.0	1.5	0.8	0.8	0.6
$V_{OL(max)}/V$	0.05	0.1	0.1	0.2	0.2
$V_{IH(min)}/V$	4.0	3.5	2.0	2.0	1.2
$V_{OH(min)}/V$	4.95	4.9	4.9	3.1	1.7
高电平噪声容限 (V_{NH}/V)	0.95	1.4	2.9	1.1	0.5
低电平噪声容限 (V_{NL}/V)	0.95	1.4	0.7	0.6	0.4

2. 噪声容限

在保证输出电平不变的条件下，输入电平允许波动的范围。它表示门电路的抗干扰能力

□ 负载门输入高电平时的噪声容限：



V_{NH} — 当前级门输出高电平的最小值时允许负向噪声电压的最大值。

$$V_{NH} = V_{OH(min)} - V_{IH(min)}$$

□ 负载门输入低电平时的噪声容限：

V_{NL} — 当前级门输出低电平的最大值时允许正向噪声电压的最大值

$$V_{NL} = V_{IL(max)} - V_{OL(max)}$$




3. 传输延迟时间

传输延迟时间是表征门电路开关速度的参数，它说明门电路在输入脉冲波形的作用下，其输出波形相对于输入波形延迟了多长的时间。

传输延迟时间与电源电压 V_{DD} 及负载电容大小有关。

表中为各个非门的参数。

CMOS 电路传输延迟时间



类型 参数	74HC $V_{DD}=5V$	74AHC $V_{DD}=5V$	74LVC $V_{DD}=3.3V$	74AUC $V_{DD}=1.8V$
t_{PLH} 或 t_{PHL} (ns)	6	3.8	2.5	0.8

4. 功

静态功耗：指的是当电路没有状态转换时的功耗，即门电路空载时电源总电流 I_D 与电源电压 V_{DD} 的乘积。

动态功耗：指电路在输出状态转换时的功耗， $P=k \cdot f \cdot V_{DD}^2$

对于 TTL 门电路来说，静态功耗是主要的。

CMOS 电路的静态功耗非常低，CMOS 门电路有动态功

耗 5. 延时□功耗 积

是速度功耗综合性的指标。延时□功耗积，用符号 DP 表示
几种 CMOS 系列非门的 DP 见下页。

几种 CMOS 系列非门的 DP 性能比较

系列 参数 / 单位	74HC04 ($V_{DD}=5V$)	74AHC04 ($V_{DD}=5V$)	74LVC04 ($V_{DD}=3.3V$)	74AUC04 ($V_{DD}=1.8V$)
功耗电容 C_{PD}/pF	21	12	8	17
传输延迟时间 $t_{pd}/$ ns($C_L=15pF$)	6	3.8	2.5	0.8
功耗 P_D /mW(10MHz)	9	6.8	2.5	1
延时功耗积 DP/pJ	54	25.84	6.25	0.8

6. 扇入与扇出

扇入数：取决于逻辑门的输入端的个数。

扇出数：是指其在正常工作情况下，所能带同类门电路的最大数目。

(a) 带拉电流负载


当负载门的个数增加时，总的拉电流将增加，会引起输出高电压的降低。但不得低于输出高电平的下限值，这就限制了负载门的个数。

高电平扇出数：

$$N_{OH} = \frac{I_{OH}(\text{驱动门})}{I_{IH}(\text{负载门})}$$

I_{OH} ：驱动门的输出端为高电平电流

I_{IH} ：负载门的输入电流为。



(b) 带灌电流负载

当负载门的个数增加时，总的灌电流 I_{OL} 将增加，同时也将引起输出低电压 V_{OL} 的升高。当输出为低电平，并且保证不超过输出低电平的上限值。

$$N_{OL} = \frac{I_{OL}(\text{驱动门})}{I_{IL}(\text{负载门})}$$

I_{OL} : 驱动门的输出端为低电平电流

I_{IL} : 负载门输入端电流之和

