



3.5 TTL 逻辑门电路

3.5.1 BJT的开关特性


3.5.2 TTL反相器的基本电路

3.5.3 抗饱和TTL门电路

3.5 TTL 逻辑门电路

3.5.1 BJT 的开关特性

1. BJT 的开关作用



$v_I = 0V$ 时: $i_B \approx 0$, $i_C \approx 0$, $v_O = v_{CE} \approx V_{CC}$, c、e 极之间近似于开路。

$v_I = 5V$ 时: $i_B \approx i_{BS}$, $v_O = v_{CE} \approx 0.2V$, c、e 极之间近似于短路。

BJT 相当于受 v_I 控制的电子开关。

2. BJT 的开关时间


BJT 饱和与截止两种状态的相互转换需要一定的时间才能完成。

从截止到导通

开通时间 $t_{on}(=t_d+t_r)$

从导通到截止

关闭时间 $t_{off}(=t_s+t_f)$



2. BJT 的开关时间


若带电容负载

C_L 的充、放电过程均需经历一定的时间，必然会增加输出电压 v_O 的

波


形的上升时间和下降时间，导致基本的 BJT 反相器的开关速度不高。

故需设计有较快开关速度的实用型 TTL 门电路。



3.5.2 TTL 反相器的基本电路


1. 电路组成



输入级 T_1 和电阻 R_{b1} 组成。用于提高电路的开关速度

3.5.2 TTL 反相器的基本电路


1. 电路组成



中间级 T_2 和电阻 R_{c2} 、 R_{e2} 组成，从 T_2 的集电结和发射极同时输出两个相位相反的信号，作为 T_3 和 T_4 输出级的驱动信号；

3.5.2 TTL 反相器的基本电路

1. 电路组成




输出级

T_3 、 D 、 T_4 和 R_{c4} 构成推拉式的输出级。用于提高开关速度和带负载能力。

2. TTL 反相器的工作原理（逻辑关系、性能改善）

（1）当输入为低电平（ $v_I = 0.2 \text{ V}$ ）



T_1 深度饱和, $V_{B1}=0.9\text{V}$


要使 T_2 、 T_3 导通则要求,
 $V_{B1}=2.1\text{V}$

T_2 、 T_3 截止, T_4 、 D 导通

$$v_O = v_{B4} - v_{BE4} - v_D = (5 - 0.7 - 0.7) \text{ V} = 3.6 \text{ V}$$

输入	T_1	T_2	T_3	D_4	T_4	输出
低电平	饱和	截止	截止	导通	导通	高电平

(2) 当输入为高电平 ($v_I = 3.6$
V)




T_2 、 T_3 饱和导通

T_1 : 倒置的放大状态。

T_4 和 D 截止。

使输出为低电平。

$$v_O = v_{C3} = V_{CES3} = 0.2\text{ V}$$



逻辑真值表

输入 A	输出 L
0	1
1	0

逻辑表达式

$$L = \overline{A}$$



输入	T_1	T_2	T_3	D_4	T_4	输出
低电平	饱和	截止	截止	导通	导通	高电平
高电平	倒置工作	饱和	饱和	截止	截止	低电平

3.5.3 抗饱和 TTL 门电路 - 改进型 TTL 门电路

采用肖特基势垒二极管 SBD 限制 BJT 导通时的饱和深度。

SBD 导通电压为 $0.4V$ 。使 BJT 的 c、e 间正偏电压钳位在 $0.4V$ ，而不进入深度饱和

□ 肖特基 TTL 与非门电路如图所示。



与非门