

3.7 题

逻辑门电路使用中的几个实际问题

3.7.1 各种门电路之间的接口问题

3.7.2 门电路带负载时的接口问题

3.7.3 抗干扰措施

3.7.4 CMOS小尺寸逻辑和宽总线系列

3.7.1 各系列门电路之间的接口问题

在数字电路或系统设计中，往往将不同电源电压 CMOS 系列（或 CMOS 和 TTL）的两种器件混合使用，以满足综合要求。由于每种器件的电压和电流参数各不相同，因而在这两种器件连接时，要满足驱动器件和负载器件以下条件：

- 1) 门电路的输入或输出电压必须处在手册规定的极值之内。
- 2) 驱动器件的输出电压必须处在负载器件所要求的输入电压范围，包括高、低电压值（属于电压兼容性的问题）。
- 3) 驱动器件必须对负载器件提供足够大的拉电流和灌电流（属于门电路的扇出数问题）；


1. 各种门电路输入或输出电压的极值

(1) 输入电压极值 $V_{I(\max)}$ 和 $V_{I(\min)}$


有些逻辑门电路允许 V_I 超过 V_{DD} ，有些不允许。

74HC 系列最大输入 $V_{I(\max)} = V_{DD} + 0.5V$ ， V_I 被钳位，不能超过 V_{DD} 。**74AHC** 系列 $V_{I(\max)} = 7V$ ，采用 $V_{DD} = 3.3V$ 时，允许 $V_I > 3.3V$ 。

两系列 $V_{I(n)}$



74HC 系列输入电路



74AHC 系列输入电路

5V。

1. 各种门电路输入或输出电压的极值

(2) 输出电压极值 $V_{O(max)}$ 和 $V_{O(min)}$



有些逻辑门电路允许 V_O 超过 V_{DD} ，有些不允许。

74HC 和 AHC 系列最大输出 $V_{O(max)} = V_{DD} + 0.5V$ ，不能超过 V_{DD} 。

74LVC 系列 $V_{O(max)} = 6.5V$ 。采用 $V_{DD} = 3.3V$ 时，允许 $V_O > 3.3V$ ，只要小于 6.5V 即可。

2. 各种门电路电压兼容性和电流匹配性问题



负载器件所要求的输入电压



$$V_{OH(min)} \geq V_{IH(min)}$$

$$V_{OL(max)} \leq V_{IL(max)}$$

对负载器件提供足够大的拉电流和灌电流



驱动电路必须能为负载电路提供合乎相应标准的高、低电平

驱动电路必须能为负载电路提供足够的驱动电流

驱动电路

负载电路


$$1、) \quad V_{OH(min)} \geq V_{IH(min)}$$

$$2、) \quad V_{OL(max)} \leq V_{IL(max)}$$

$$3、) \quad |I_{OH(max)}| \geq I_{IH(total)}$$


$$4、) \quad I_{OL(max)} \geq |I_{IL(total)}|$$

图中给出了各个系列在给定电源电压下四个逻辑电平参数




5V CMOS 系

(HC、AHC 等系列)




5V TTL 系列

(TTL、HCT、
AHCT 等系列)




3.3V LVTTL 系

(LVC、AUP、
BiCMOS 等系列)




2.5V CMOS 系列

(LVC、AUC、
AUC、



1.8V CMOS 系

(与 2.5V CMOS
系列相同)



1.5V CMOS 系

(与 2.5V CMOS
系列相同)

3、5V CMOS 门驱动 3.3V CMOS 门

已知：5V CMOS 门系列 $V_{OH(min)} = 4.4V$ $V_{OL(max)} = 0.5V$
 $I_{OL(max)} = 20\mu A$ $I_{OH(max)} = -20\mu A$

3.3V CMOS 门系列 $V_{IH(min)} = 2V$ $V_{IL(max)} = 0.8V$
 $I_{IH(max)} = 5\mu A$ $I_{IL(max)} = -5\mu A$,

输出、输入电压

$$V_{OH(min)} \geq V_{IH(min)}$$



$$V_{OL(max)} \leq V_{IL(max)}$$



当负载门个数 n 小于 ≤ 4

带拉电流负载

$$|I_{OH(max)}| \geq I_{IH(total)}$$



带灌电流负载

$$I_{OL(max)} \geq I_{IL(total)}$$



4、 3.3V CMOS 门驱动 5V CMOS 门

已知： 3.3V CMOS 门系列 $V_{OH(\min)}=2.4V$ $V_{OL(\max)}=0.4V$

$$I_{OL(\max)}=0.1mA \quad I_{OH(\max)}=-0.1mA$$

5V CMOS 门系列


$$V_{IH(\min)}=3.5V \quad V_{IL(\max)}=1.5V$$

$$I_{IH(\max)}=5\mu A \quad I_{IL(\max)}=-5\mu A ,$$

式 2、 3、 4、 都能满足， 但式 1 $V_{OH(\min)} \geq V_{IH(\min)}$ 不满足
采用外接上拉电阻。


$$V_{OH} = V_{DD} - R_P (I_O + nI_{IH})$$

(I_O : 驱动门输出级截止管的漏电流)



5、低电压 CMOS 电路之间的接口

不同系列逻辑电路之间接口，通常采用专门的逻辑电平转换器，如图所示。 V_{DDA} 和 V_{DDB} 分别为两种系列逻辑电路的电源电压。



3.7.2 逻辑门电路驱动其他负载时的接口

1. 驱动显示器



件

门电路的输出为低电平时，LED 发光

$$R = \frac{V_{OH} - V_F}{I_D}$$

当输入信号为高电平时，输出为低电平时，LED 发光

$$R = \frac{V_{CC} - V_F - V_{OL}}{I_D}$$



例 3.7.2 试用 74HC04 六个 CMOS 反相器中的一个作为接口电路，使门电路的输入为高电平时，LED 导通发光。


解：LED 正常发光需要几 mA 的电流，并且导通时的压降 V_F 为 1.6V。根据表 3.3.4 查得，当 $V_{CC}=5V$ 时， $V_{OL}=0.1V$ ， $I_{OL(max)}=4mA$ 。因此 I_D 取值不能超过 4mA。限流电阻的最小值为

$$R = \frac{(5 - 1.6 - 0.33)V}{4mA} = 768\Omega$$

2 驱动机电性负载

用各种数字电路来控制机电性系统的功能，而机电系统所需的工作电压和工作电流比较大。要使这些机电系统正常工作，必须扩大驱动电路的输出电流以提高带负载能力，而且必要时要实现电平转移。

如果负载所需的电流不特别大，可以将两个反相器并联作为驱动电路，并联后总的最大负载电流略小于单个门最大负载电流的两倍。




如果负载所需的电流比较大，则需要数字电路的输出端与负载之间接入一个功率驱动器件。

3.7.3 抗干扰措施

1. 多余输入端的处理措施

以不改变电路工作状态及稳定可靠为原则。

一是与其他输入端并接，二是直接接电源或地。与门、与非门输入端接电源。或门、或非门输入端接地或通过电阻接地（否则，状态转换有可能电流很大）。



2. 去耦合滤波电容

在直流电源和地之间接去耦合滤波电容，滤除干扰信号。

3. 接地和安装工艺


将电源地和信号地、模拟和数字地分开。印刷版的连线尽量短，以去除寄生干扰。

3.7.4 差分信号传输

差分传输是一种抗干扰能力强的传输技术。电视机、计算机等设备的接口及 USB 接口均采用差分传输。

传统的信号传输采用一根信号线和一根地线，若叠加干扰信号后，有可能导致逻辑电平变化。

差分信号传输是在两根线上都传输信号，两个信号的大小相等，相位相反。




当 $X=0$ 时， V_{OP} 为低电平， V_{ON} 为高电平。传输到接收端
 $V_{IP} - V_{IN} < 0$ 时， $Y=0$ 。

当 $X=1$ 时， V_{OP} 高为电平， V_{ON} 为低电平。在接收端，
 $V_{IP} - V_{IN} > 0$ 时， $Y=1$ 。


3.7.5 CMOS 电路中的小尺寸逻辑和宽总线系列

1. 小尺寸逻辑电路


相比传统逻辑器件，小尺寸逻辑芯片体积更小。它是作为大规模可编程逻辑器件的补充或接口。用来修改或完善大规模集成芯片之间连线或外围电路连线。



传统封装的 2 输入与非门



NanoStar 封装
面积为 0.9mm^2



Micro QFN 封装
面积为 1.4mm^2

小尺寸逻辑封装的 2 输入与非门

2. 宽总线电路

宽总线是指将多个相同的单元电路封装在一起，以减少体积、改善电路性能，满足计算机、信息传输等设备的总线传输需求。

74AUC16240 内部有 16 个三态输出缓冲器，分成 4 组，如图（下一页）。使用时，可连成 16 位、两组 8 位或其他形式。

74AUC16240 功能表

使能 $\overline{OE}$	输入 A	输出 Y
L	H	L
L	L	H
H	×	高阻

2. 宽总线电 路

74AUC16240

