

## 3.8 用 VerilogHDL 描述 CMOS 门电路

### 3.8.1 CMOS 门电路的 Verilog 建模


用 VerilogHDL 对 MOS 管构成的电路建模，称为开关级建模，是最底层的描述。

用关键词 `nmos`、`pmos` 定义 NMOS、PMOS 管模型。`rnmos`、`rpmos` 定义输入与输出端存在电阻的 NMOS、PMOS 管模型。

关键词 `supply1`、`supply0` 分别定义了电源线和地线。

## 设计举例

试用 Verilog 语言的开关级  
建模描述 CMOS 与非门。



电路  
描述

```
module NAND2 (L,A,B); //IEEE 1364  
    —1995 Syntax
```

```
    input A,B;    // 输入端口声明
```

```
    output L;    // 输出端口声明
```

```
    supply1 Vdd;
```

```
    supply0 GND;
```

```
    wire W1;    // 将两个 NMOS 管之间的  
                连接点定义为 W1
```

```
    pmos (L,Vdd,A); //PMOS 管的源  
                极与 Vdd 相连
```

```
    pmos (L,Vdd,B); // 两个 PMOS  
                管并行连接
```

```
    nmos (L,W1,A); // 两 NMOS 管  
                串行连接
```

```
    nmos (W1,GND,B); //NMOS 管的  
                源极与地相连
```

```
endmodule
```


说明  
部分

## 3.8.2 CMOS 传输门电路的 Verilog 建模


用关键词 `cmos` 定义传输门模型。

`cmos C1( 输出信号 , 输入信号 , TN 管控制信号 , TP 管控制信号 )`;

例：用 Verilog 语言的开关级建模描述下列异或门。



```
module mymux2to1 (A, B, L); //IEEE
1364—1995 Syntax
    input A, B; // 输入端口声明
    output L; // 输出端口声明
    wire Anot, Bnot; // 声明模块内部的
    连接线
    inverter V1(Anot, A); // 调用底层模
    块 inverter , 见下一页
    inverter V2(Bnot, B);
    cmos (L, Anot, B, Bnot); // 调用内部
    开关元件
    cmos (L, A, Bnot, B);
    //(output,input,ncontrol,pcontrol)
endmodule
```



**//CMOS 反相器**

```

module inverter (Vo,Vi);
//IEEE 1364—1995 Syntax
  input Vi; // 输入端口声明
  output Vo; // 输出端口声明
  supply1 Vdd;
  supply0 GND;
  pmos (Vo,Vdd,Vi); // 实例化,
调用内部开关元件
  nmos (Vo,GND,Vi); //( 漏极 ,
源极 , 控制栅极 )
endmodule

```