

4.2 组合逻辑电路的设计

4.2.1 组合逻辑电路的设计过程

一、组合逻辑电路的设计：根据实际逻辑问题，求出所要求逻辑功能的最简单逻辑电路。

二、组合逻辑电路的设计步骤

- 1、逻辑抽象：根据实际逻辑问题的因果关系确定输入、输出变量，并定义逻辑状态的含义；**
- 2、根据逻辑描述列出真值表；**
- 3、由真值表写出逻辑表达式；**
- 4、简化和变换逻辑表达式，画出逻辑图。**

例 1 某办公楼空气净化设备是根据三台空气质量检测仪的检测结果进行控制。试设计一个逻辑电路，当有两台或以上检测结果超标时，要求其向控制系统输出高电平，以启动空气净化设备。

解：（1）逻辑抽象。

输入信号： A 、 B 、 C 分别表示三台空气质量检测仪，且检测结果超标时为 1，没有超标时为 0。

输出信号： L 表示逻辑电路输出，有两台或以上检测结果超标时 1，否则为 0。

(2) 根据题意列出真值表

输 入			输 出
<i>A</i>	<i>B</i>	<i>C</i>	<i>L</i>
0	0	0	0
0	0	1	0
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	1
1	1	1	1

(3) 写出输出逻辑表达式, 并化简


$$L = \overline{A}BC + A\overline{B}C + AB\overline{C} + ABC$$

$$L = AB + AC + BC$$

(4) 根据输出逻辑表达式画出逻辑图。

$$L = AB + AC + BC$$

表达式为最简与或式，用与门和或门实现两级“与-或”结构的最简电路如图。



例 2 某董事会有一位董事长和三位董事，就某项议题进行表决，当满足以下条件时决议通过：有三人或三人以上同意；或者有两人同意，但其中一人必须是董事长。试用两输入与非门设计满足上述要求的表决电路。

解：（1）逻辑抽象。

假设：用变量 A 、 B 、 C 、 D 表示输入， A 代表董事长， B 、 C 、 D 代表董事，1 → 同意，0 → 不同意；用 L 表示输出， $L = 1$ → 决议通过， $L = 0$ → 不通过。


（2）列出真值表；

（3）画出卡诺图，求输出 L 的表达式；

（4）画出由与非门组成的逻辑电路。

(2) 列出真值表

(3) 画出输出 L 的卡诺图并化简得



输 入					出	输 入					出
A	B	C	D	L		A	B	C	D	L	
0	0	0	0	0		1	0	0	0	0	
0	0	0	1	0		1	0	0	1	1	
0	0	1	0	0		1	0	1	0	1	
0	0	1	1	0		1	0	1	1	1	
0	1	0	0	0		1	1	0	0	1	
0	1	0	1	0		1	1	0	1	1	
0	1	1	0	0		1	1	1	0	1	
0	1	1	1	1		1	1	1	1	1	

$$L = AB + AC + AD + BCD$$

(4) 画出由与非门组成的逻辑电路。

$$L = AB + AC + AD + BCD$$

画出由与非门组成的逻辑电路

$$L = \overline{AB \cdot AC \cdot AD \cdot B \cdot CD}$$

例 某工厂有 A、B、C 三台设备，其中 A 和 B 的功率相等，C 的功率是 A 的两倍。这些设备由 X 和 Y 两台发电机供电，发电机 X 的最大输出功率等于 A 的功率，发电机 Y 的最大输出功率是 X 的三倍。要求设计一个逻辑电路，能够根据各台设备的运转和停止状态，以最节约能源的方式启、停发电机。

解 (1) 逻辑抽象。

(2) 列出真值表；

(3) 画出卡诺图，求输出 L；

(4) 画出逻辑电路。

(2) 列出真值表

(3) 画出卡诺图，求输出
 L ;

卡诺图 for X :

BC	00	01	11	10
$A=0$	0	0	0	1
$A=1$	1	0	1	0

卡诺图 for Y :

BC	00	01	11	10
$A=0$	0	1	1	0
$A=1$	0	1	1	1

输 入			输 出	
A	B	C	X	Y
0	0	0	0	0
0	0	1	0	1
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

$$X = \overline{A}B\overline{C} + A\overline{B}\overline{C} + ABC$$

$$Y = AB + C$$

(4) 画出逻辑图
(略)。

$$X = \overline{A}B\overline{C} + A\overline{B}\overline{C} + ABC$$

$$Y = AB + C$$

例 4 试设计一个码转换电路，将 4 位格雷码转换为自然二进制码。可以采用任何逻辑门电路来实现。

解：(1) 明确逻辑功能，列出真值表。

设输入变量为 G_3 、 G_2 、 G_1 、 G_0 为格雷码，

输出变量 B_3 、 B_2 、 B_1 和 B_0 为自然二进制码。


当输入格雷码按照从 0 到 15 递增排序时，

可列出逻辑电路真值表


逻辑电路真值表

输 入	输 出	输 入	输 出
$G_3 G_2 G_1 G_0$	$B_3 B_2 B_1 B_0$	$G_3 G_2 G_1 G_0$	$B_3 B_2 B_1 B_0$
0 0 0 0	0 0 0 0	1 1 0 0	1 0 0 0
0 0 0 1	0 0 0 1	1 1 0 1	1 0 0 1
0 0 1 1	0 0 1 0	1 1 1 1	1 0 1 0
0 0 1 0	0 0 1 1	1 1 1 0	1 0 1 1
0 1 1 0	0 1 0 0	1 0 1 0	1 1 0 0
0 1 1 1	0 1 0 1	1 0 1 1	1 1 0 1
0 1 0 1	0 1 1 0	1 0 0 1	1 1 1 0
0 1 0 0	0 1 1 1	1 0 0 0	1 1 1 1



(2) 画出各输出函数的卡诺图，并化简和变换。



$$B_3 = G_3$$



$$B_2 = \bar{G}_3 G_2 + \bar{G}_3 G_2$$




$$\begin{aligned}
 B_1 &= G_3 \bar{G}_2 \bar{G}_1 + \bar{G}_3 G_2 \bar{G}_1 + G_3 G_2 G_1 + \bar{G}_3 \bar{G}_2 G_1 \\
 &= (G_3 \bar{G}_2 + \bar{G}_3 G_2) \bar{G}_1 + \overline{G_3 \bar{G}_2 + \bar{G}_3 G_2} G_1 \\
 &= G_3 \oplus G_2 \oplus G_1
 \end{aligned}$$

$$B_0 = G_3 \oplus G_2 \oplus G_1 \oplus G_0$$


(3) 根据逻辑表达式，画出逻辑图

用异或门代替与门和或门能使逻辑电路比较简单。考虑相同乘积项 可以减少门电路数目，降低实现电路的成本。



例 5 试设计一可逆的四位码变换器。在控制信号 $C=1$ 时，它将二进制码转换为格雷码； $C=0$ 时，它格雷码将转换为二进制码。

电路框图



$C = 1$

二进制码 $X_3X_2X_1X_0$	格雷码 $g_3g_2g_1g_0$
0000	0000
0001	0001
0010	0011
0011	0010
0100	0110
0101	0111
0110	0101
0111	0100
1000	1100
1001	1101
1010	1111
1011	1110
1100	1010
1101	1011
1110	1001
1111	1000

$C = 0$

格雷码 $X_3X_2X_1X_0$	二进制码 $b_3b_2b_1b_0$
0000	0000
0001	0001
0011	0010
0010	0011
0110	0100
0111	0101
0101	0110
0100	0111
1100	1000
1101	1001
1111	1010
1110	1011
1010	1100
1011	1101
1001	1110
1000	1111

$C = 1$ 2、简化和变换逻辑表达式 (以 g_3 、 g_2 为例)

二进制码 $X_3 X_2 X_1 X_0$	格雷码 $g_3 g_2 g_1 g_0$
0000	0000
0001	0001
0010	0011
0011	0010
0100	0110
0101	0111
0110	0101
0111	0100
1000	1100
1001	1101
1010	1111
1011	1110
1100	1010
1101	1011
1110	1001
1111	1000

$$g_3 = X_3 C$$

g_3 $X_1 X_0$

$X_3 X_2$

	00	01	11	10
00	0	0	0	0
01	0	0	0	0
11	1	1	1	1
10	1	1	1	1

$$g_2 = (X_3 \oplus X_2) C$$

g_2 $X_1 X_0$

$X_3 X_2$

	00	01	11	10
00	0	0	0	0
01	1	1	1	1
11	0	0	0	0
10	1	1	1	1

$C = 0$ (以 b_3 、 b_2 为

格雷码 $X_3 X_2 X_1 X_0$	二进制码 $b_3 b_2 b_1 b_0$
0000	0000
0001	0001
0011	0010
0010	0011
0110	0100
0111	0101
0101	0110
0100	0111
1100	1000
1101	1001
1111	1010
1110	1011
1010	1100
1011	1101
1001	1110
1000	1111

b_3 $X_1 X_0$

$X_3 X_2$	00	01	11	10
00	0	0	0	0
01	0	0	0	0
11	1	1	1	1
10	1	1	1	1

$$b_3 = X_3 \bar{C}$$


b_2 $X_1 X_0$

$X_3 X_2$	00	01	11	10
00	0	0	0	0
01	1	1	1	1
11	0	0	0	0
10	1	1	1	1

$$b_2 = (X_3 \oplus X_2) \bar{C}$$

$Y_3 = ?$

$Y_2 = ?$



$$\begin{aligned} Y_3 &= g_3 + b_3 \\ &= X_3 C + X_3 \bar{C} \end{aligned}$$

$$\begin{aligned} Y_2 &= g_2 + b_2 \\ &= X_2 C + X_2 \bar{C} \end{aligned}$$

画出逻辑电路图（略）


4.2.2 组合逻辑电路的优化实现

用指定芯片中特定资源实现逻辑函数，使电路的成本低并且工作速度快。因此需要对逻辑表达式进行变换，以减少芯片资源的数目和连线。


逻辑电路的成本是由电路中总的逻辑门数量加上所有逻辑门的输入端数来表示。

1、单输出电路

$$\begin{aligned} L &= AB + CD \\ &= \overline{\overline{AB} \cdot \overline{CD}} \end{aligned}$$



(a) 与-或结构



(b) 与非门结构



相同输入端的与非门比与门或者或门所用晶体管少，速度快。图 (b) 电路最优

2、多输出电路

输出多个逻辑函数时需要考虑共享相同乘积项，减少逻辑门数目。

$$L_1 = AB + \bar{A}C + BD$$

$$L_2 = AB + \bar{A}C + \bar{A}BD$$



(a) 如果分别实现两个逻辑函数，需要 6 个与门和两个或门。成本为 27。 (b) 如果考虑相同乘积项，需要 4 个与门两个或门，成本为 21。

3、多级逻辑电路


当限定逻辑门输入端数目，则需要进行逻辑变换。

(1) 提取公因子


$$L = ABCD + AB\bar{C}E + ABD\bar{F}$$

用与门、或门实现时，限定逻辑门的扇入数为 3，需要变换成：

$$L = AB(CD + \bar{C}E + D\bar{F})$$



(a)



(b)

图 (a) 电路为 2 级，成本为 19。图 (b) 为 3 级，但成本为 17。

(2) 函数分解

$$L = \overline{A}BC + A\overline{B}C + ABD + \overline{A}\overline{B}D$$

用与门、或门实现时，限定逻辑门的扇入数为 3，需要变换成：

$$L = (\overline{A}B + A\overline{B})C + (AB + \overline{A}\overline{B})D = (\overline{A}B + A\overline{B})C + \overline{(\overline{A}B + A\overline{B})}D$$





图 (a) 电路为 2 级，图 (b) 为 5 级。

上述变换方法只适合手工化简，当变量数很多时，优化策略写入程序由计算机完成。