

4.5 组合逻辑的可编程电路实现

4.5.1 PLD的电路表示、编程技术及分类

4.5.2 组合逻辑电路的PLD实现

4.5 组合逻辑的可编程电路实现

可编程逻辑器件是一种可以由用户定义和设置逻辑功能的器件。该类器件具有逻辑功能实现灵活、集成度高、处理速度快和可靠性高等特点。


4.5.1 PLD 的电路表示、编程技术及分类

1、基本门电路的表示方式


与门




$$F_1 = A \cdot B \cdot C$$




或门




$$F_2 = A + B + C + D$$




1、基本门电路的表示方式




输出恒等于 0 的与
门



输出为 1 的与
门




输入缓冲器




三态输出缓冲器

2. 连接方式



硬线连接单元，不可以编程改变。



被编程接通单元




被编程擦除单元


3. 编程连接技术

在 PLD 中的可编程连接单元主要有熔丝型、反熔丝型和浮栅 MOS 型

(1) 熔丝型






PLD 表示的与门



没有编程时，单元由金属熔丝连通。在编程时，用比工作电流大许多的电流，将**不需要连通**的熔丝烧断。

(2) 反熔丝型



多晶硅层和扩散层两个导体之间，有一层很薄的绝缘介质层，未编程时呈现高阻抗，相当于**断开**状态。



编程时利用**高压**将介质层击穿，呈现**导通**状态。

(3) 浮栅 MOS 管型

编程前，浮栅上没有电荷的 MOS 管，与普通增强型 NMOS 管一样，当栅极加正常逻辑高电平时，MOS 管导通，否则截止。



经编程向浮栅上注入电子后，栅极加正常高电平或低电平，MOS 管始终相当于断开。如果将浮栅上的电子释放，可以使 MOS 管恢复正常。即可多次编程。

(4) 浮栅 MOS 管开关

浮栅 MOS
管

叠栅注入 MOS(SIMOS)
管



浮栅隧道氧化层 MOS(Flotox MOS)
管

快闪 (Flash) 叠栅 MOS
管

用不同的浮栅 MOS 管连接的 PLD , 编程信息的擦除方法也不同。 SIMOS 管连接的 PLD , 采用紫外光照射擦除; Flotox MOS 管和快闪叠栅 MOS 管, 采用电擦除方法。

a. 叠栅注入 MOS(SIMOS) 管


当浮栅上没有电荷时，给控制栅加上大于 V_{T1} 的控制电压，MOS 管导通。




若要擦除，可用紫外线或 X 射线，距管子 2 厘米处照射 15-20 分钟。




截止



导通






断开 连接 连接 断开

$$L=B \cdot C$$

b. 浮栅隧道氧化层 MOS(Flotox MOS) 管



浮栅延长区与漏区 N^+ 之间的交叠处有一个厚度约为 $80\text{\AA}$ (埃) 的薄绝缘层——隧道区。

当隧道区的电场强度大到一定程度，使漏区与浮栅间出现导电隧道，形成电流将浮栅电荷泄放掉。

隧道 MOS 管是用电擦除的，擦除速度快。


c. 快闪叠栅 MOS 管开关 (Flash Memory) (自学)

结构特点：

1. 闪速存储器存储单元 MOS 管的源极 N^+ 区大于漏极 N^+ 区，而 SIMOS 管的源极 N^+ 区和漏极 N^+ 区是对称的；


2. 浮栅到 P 型衬底间的氧化绝缘层比 SIMOS 管的更薄。

特点：结构简单、集成度高、编程可靠、擦除快捷。



4. PLD 的分类

(1) 按集成密度划分为





(2) 按结构特点划分

- **简单 PLD (PAL , GAL)**

- **复杂的可编程器件 (CPLD) :**

CPLD 的代表芯片如: Xilinx 的 XC9500 系列


- **现场可编程门阵列 (FPGA)**

(3) 按 PLD 中的与、或阵列是否编程


分

PLD 中的三种与、或阵列


与阵列固定，或阵列可编程 (PROM)



与阵列、或阵列均可编程 (PLA)




与阵列可编程，或阵列固定 (PAL 和 GAL 等)




4.5.2 组合逻辑电路的 PLD 实现

例 1 由 PLA 构成的逻辑电路如图所示，试写出该电路的逻辑表达式，并确定其逻辑功能。

写出该电路的逻辑表达式：




全加器



$$S_n = \overline{A_n}\overline{B_n}C_n + \overline{A_n}B_n\overline{C_n} + A_n\overline{B_n}\overline{C_n} + A_nB_nC_n$$

$$C_{n+1} = A_nB_n + A_nC_n + B_nC_n$$

试写出该电路的逻辑表达式。



$$L_0 = \overline{C}\overline{D} + \overline{A}\overline{B}\overline{C}\overline{D}$$

$$L_1 = \overline{B}\overline{C}\overline{D} + \overline{A}\overline{B}\overline{D} + \overline{A}\overline{B}\overline{C}$$

$$L_2 = \overline{B}\overline{C}\overline{D} + \overline{B}\overline{C}\overline{D}$$

$$L_3 = L_0 + \overline{A}\overline{B}\overline{C} + \overline{A}\overline{B}\overline{D}$$