

5.3 *D* 锁存器

5.3.1 *D*锁存器的电路结构

5.3.2 *D* 锁存器集成电路


5.3.3 *D* 锁存器的动态特性

5.3.1 D 锁存器的电路结构


1. 传输门控 D 锁存器

器


(1) 逻辑电路图




逻辑符号




(2) 工作原理




(a) $E=1$ 时
 TG_1 导通,
 TG_2 断开
 $Q = D$



(b) $E=0$
 时
 TG_2 导通,
 TG_1 断开
 Q 不变



(3) 逻辑功能





D 锁存器的功能表

E	D	Q	$\bar{Q}$	功能
0	$\times$	不变	不变	保持
1	0	0	1	置 0
1	1	1	0	置 1

$E=0,$
 $E=1$


Q 不
 $\bar{Q}$ 变
 $= D$

(4) 工作波形



2. 逻辑门控 D 锁存器

逻辑电路图



D 锁存器的功能表

E	D	Q	$\bar{Q}$	功能
0	$\times$	不变	不变	保持
1	0	0	1	置 0
1	1	1	0	置 1

$E=0$

Q 不

$E=1$

变

$D=1$

$S=0 \quad R=1$


$Q=0$

$S=1 \quad R=0$

$Q=1$

5.3.2 *D* 锁存器集成电路

74HC/HCT373 八 *D* 锁存器




74HC/HCT373 的功能表

工作模式	输 入			内部锁存器 状 态	输 出
	$\overline{OE}$	LE	D_n		Q_n
使能和读锁存器 (传送模式)	L	H	L	L	L
	L	H	H	H	H
锁存和读锁存器	L	L	L*	L	L
	L	L	H*	H	H
锁存和禁止输出	H	×	×	×	高阻
	H	×	×	×	高阻

L* 和 H* 表示门控电平 LE 由高变低之前瞬间 D_n 的逻辑电平。

5.3.3 D 锁存器的动态特性


时序图：表示电路动作过程中，对各输入信号的时间要求以及输出对输入信号的响应时间。



有建立时间 t_{SU} 、保持时间 t_H 、脉冲宽度 t_W 等。

5.3.3 D 锁存器的动态特性

t_{SU} 、 t_{H} 和 t_{W} 达不到要求，可能导致不确定的逻辑输出。



(a) $t'_{\text{SU}} < t_{\text{SU}}$

(b) $t'_{\text{H}} < t_{\text{H}}$

(c)

$t'_W < t_W$