

5.4 D 触发器

5.4.1 主从 D 触发器

5.4.2 具有清零和置数输入的主从 D 触发器

5.4.3 具有使能控制的主从 D 触发器

5.4.4 其他结构的 D 触发器

5.4.4 D 触发器的动态特性


5.4 D 触发器

◆ 锁存器与触发器

◆ 锁存器在 E 的高（低）电平期间对信号敏感

◆ 触发器在 CP 的上升沿（下降沿）对信号敏感

◆ 在 VerilogHDL 中对锁存器与 触发器的描述语句是不同的



5.4 D 触发器


5.4.1 主从 D 触发器

1. 电路结构



主锁存器与从锁存器结构相同

TG_1 和 TG_4 的工作状态相同

TG_2 和 TG_3 的工作状态相同



(1) $CP=0$ 时:

$$\overline{C} = 1, \quad C = 0,$$




**TG₁ 导通， TG₂ 断开——输入信号 D 送入主锁存器。
 Q' 跟随 D 端的状态变化， 使
 $Q'=D$ 。**

TG₃ 断开, TG₄ 导通——从锁存器维持在原来的状态不变。

2. 工作原理

(2) CP 由 0 跳变到

$$\bar{C} = 0, \quad C = 1,$$




TG_1 断开, TG_2 导通——输入信号 D 不能送入主锁存器。
主锁存器维持原态不变。

TG_3 导通, TG_4 断开——从锁存器 Q' 的信号送 Q 端。
触发器的状态仅仅取决于 CP 信号上升沿到达前瞬间的 D 信号

5.4.2 具有清零和置数输入的主从 D 触发器


在实际中，需要对触发器设置初始状态，因此，增加了**清零**和**置数**输入端。并有**同步**和**异步**之分。下图清零和置数都是**异步**的。



1. 异步清零和异步置数

(1) $CP=1$ 时, TG1、TG4 截止, TG2、TG3 导通。G4 无用。


◆ $\overline{R_D}=0$ 、 $\overline{S_D}=1$, 使 $Q=0$ 、 $\overline{Q}=1$, 直接清零。



1. 异步清零和异步置数

(1) $CP=1$ 时, TG1、TG4 截止, TG2、TG3 导通。G4 无用。


◆ $\overline{R_D}=1$ 、 $\overline{S_D}=0$, 使 $Q=1$ 、 $\overline{Q}=0$, 直接置数。



1. 异步清零和异步置数

(2) $CP=0$ 时, TG3 截止、TG4 导通, 主、从锁存器断开。


◆ $\overline{R_D}=1$ 、 $\overline{S_D}=0$, 使 $Q=1$ 、 $\overline{Q}=0$, 直接置数。



1. 异步清零和异步置数


(2) $CP=0$ 时, TG3 截止、TG4 导通, 主、从锁存器断开。

◆ $\overline{R_D}=0$ 、 $\overline{S_D}=1$, 使 $Q=0$ 、 $\overline{Q}=1$, 直接清零。



2. 集成 D 触发器

74HC/HCT74 的逻辑符号和功能表



国标逻辑符号

功能表

输 入				输 出	
$\overline{S}_D$	$\overline{R}_D$	CP	D	Q	$\overline{Q}$
L	H	$\times$	$\times$	H	L
H	L	$\times$	$\times$	L	H
L	L	$\times$	$\times$	H	H
$\overline{S}_D$	$\overline{R}_D$	CP	D	Q^{n+1}	$\overline{Q}^{n+1}$
H	H	$\uparrow$	L	L	H
H	H	$\uparrow$	H	H	L


具有直接置 1、直接置 0，正边沿触发的 D 功能触发器

3. 同步清零和同步置数

例：电路及 CP 、 $\overline{CR}$ 、 $\overline{LD}$ 、 A 端的波形如图所示。试画出 Q 的波形，并说明电路的功能。设触发器初态为 $Q=0$ 。



解： Q 更新是 CP 上升沿到后，由 D 端值确定。 $\overline{CR}$ 、 $\overline{LD}$ 的不同取值，将数据输入端的 0、1 或 A 的值送到 D 端。

CP	$\overline{CR}$	$\overline{LD}$	A	Q	功能	CP	$\overline{CR}$	$\overline{LD}$	A	Q	功能	A	Q	功能
↑	0	×	×	0	同步清零	↑	0	×	×	0	同步清零	×	0	同步清零
↑	1	0	×	1	同步置数	↑	1	0	×	1	同步置数	×	1	同步置数
↑	1	1	0	0	$Q=A$	↑	1	1	0	0	$Q=A$	0	0	$Q=A$
↑	1	1	1	1	$Q=A$	↑	1	1	1	1	$Q=A$	1	1	$Q=A$



3. 同步清零和同步置数


CP	$\overline{CR}$	$\overline{LD}$	A	Q	功能	CP	$\overline{CR}$	$\overline{LD}$	A	Q	功能	A	Q	功能
$\uparrow$	0	x	x	0	同步清零	$\uparrow$	0	x	x	0	同步清零			
$\uparrow$	1	0	x	1	同步置数	$\uparrow$	1	0	x	1	同步置数			
$\uparrow$	1	1	0	0	$Q=A$	$\uparrow$	1	1	0	0	$Q=A$			
$\uparrow$	1	1	1	1	$Q=A$	$\uparrow$	1	1	1	1	$Q=A$			



5.4.3 具有使能控制的 D 触发器


在实际中，通过数据选择器将使能端加到触发器的 D 输入端。

CP 上升沿控制，当 $EN=0$ 时，触发器处于保持状态。
当 $EN=1$ 时， $Q=D$ 。



5.4.4 其他电路结构的 D 触发器

1. 维持阻塞触发器




2、工作原理

$CP = 0$

$Q_4 = \bar{D}$ $Q_1 = D$

$Q^{n+1} = Q^n$


$\bar{D}$ 信号存于 Q_4



D 信号进入触发器，为状态刷新作好准备


当 CP 由 0 跳变为 1 $Q^{n+1} = D$

在 CP 脉冲的上升沿，触发器按此前的 D 信号刷新



当 $CP = 1$


D 信号不影响 $\overline{S}$ 、 $\overline{R}$ 的状态, Q 的状态不变



在 CP 脉冲的上升沿到来瞬间使触发器的状态变化

5.4.5 *D* 触发器的动态特性

动态特性反映其触发器对输入信号和时钟信号间的时间要求，以及输出状态对时钟信号响应的延迟时间。



◆ 建立时间 t_{SU} : 保证与 D 相关的电路建立起稳定的状态, 使触发器状态得到正确的转换。

◆ 保持时间 t_{H} : 保证 D 状态可靠地传送到 Q

◆ 触发脉冲宽度 t_{W} : 保证内部各门正确翻转。

◆ 传输延迟时间 t_{PLH} 和 t_{PHL} : 时钟脉冲 CP 上升沿至输出端新状态稳定建立起来的时间

◆ 最高触发频率 f_{cmax} : 触发器内部都要完成一系列动作, 需要一定的时间延迟, 所以对于 CP 最高工作频率有一个限制。