

6.5 常用时序逻辑电路模块

6.5.1 寄存器和移位寄存器

6.5.2 计数器

6.5 常用时序逻辑电路模块


6.5.1 寄存器和移位寄存器

1、寄存器

寄存器：是数字系统中用来存储代码或数据的逻辑部件。它的主要组成部分是触发器。


一个触发器能存储 1 位二进制代码，存储 n 位二进制代码的寄存器需要用 n 个触发器组成。寄存器实际上是若干触发器的集合。

8 位 CMOS 寄存器 74HC374



脉冲边沿敏感的寄存器

8 位 CMOS 寄存器 74HC/ HCT374



8 位 CMOS 寄存器 74LV374

工作模式	输 入			内部触发器 Q_N^{n+1}	输出
	$\overline{OE}$	CP	D_N		$Q_0 \sim Q_7$
存入和读出数据	L	↑	L	L	对应内部触发器的状态
	L	↑	H	H	
存入数据，禁止输出	H	↑	L	L	高阻
	H	↑	H	H	高阻


与第 5 章 74HC373 类似，区别是 74HC373 是电平敏感电路，而 74LV374 是脉冲边沿敏感电路。

2、移位寄存器

◆ 移位寄存器的逻辑功能


移位寄存器是既能寄存数码，又能在时钟脉冲的作用下使数码向高位或向低位移动的逻辑功能部件。

◆ 移位寄存器的逻辑功能分类



(1) 基本移位寄存器

(a) 电路



(b) 工作原理

写出激励方程：

$$D_0 = D_{SI} \quad D_1 = Q_0^n \quad D_2 = Q_1^n \quad D_3 = Q_2^n$$


写出状态方程：

$$Q_0^{n+1} = D_{SI}$$

$$Q_1^{n+1} = D_1 = Q_0^n$$

$$Q_2^{n+1} = D_2 = Q_1^n$$

$$Q_3^{n+1} = D_3 = Q_2^n$$



$$Q_0^{n+1} = D_{SI}$$

$$Q_1^{n+1} = Q_0^n$$

$$Q_2^{n+1} = Q_1^n$$

$$Q_3^{n+1} = Q_2^n$$

1CP 后 1→

FF ₀	FF ₁	FF ₂	FF ₃
0	0	0	0

1	0	0	0
---	---	---	---

2CP 后 1→

1	1	0	0
---	---	---	---


3CP 后
0→

0	1	1	0
---	---	---	---


4CP 后 1→

1	0	1	1
---	---	---	---

1011



$D_{SI} = 11010000$, 从高位开始输入



经过 7 个 CP 脉冲作用后, 从 D_{SI} 端串行输入的数码就可以从 D_0 端串行输出。 串入□串出


(2) 多功能双向移位寄存器

(a) 工作原理

高位移向低位 ---- 左
移

低位移向高位 ---- 右
移

多功能移位寄存器工作模式简图



实现多种功能双向移位寄存器的一种方案（仅以 FF_m 为例）


$S_1S_0=00$ $Q_m^{n+1} = Q_m^n$ 不变

$S_1S_0=10$ $Q_m^{n+1} = Q_{m+1}^n$

高位移
向低位


$S_1S_0=01$ $Q_m^{n+1} = Q_{m-1}^n$ 低位移
向高位

$S_1S_0=11$ $Q_m^{n+1} = D_m$ 并入



(b) 4 位双向移位寄存器模

块



4 位双向移位寄存器功能表 (74HCT194)

输 入						输 出				行				
清 零	控制信号		串行输入		时 钟 CP	并行输入					Q_0^{n+1} Q_1^{n+1} Q_2^{n+1} Q_3^{n+1}			
$\overline{CR}$	S_1	S_0	右 移 D_{SR}	左 移 D_{SL}		DI_0	DI_1	DI_2	DI_3					
L	×	×	×	×	×	×	×	×	×	L	L	L	L	1
H	L	L	×	×	×	×	×	×	×	Q_0^n	Q_1^n	Q_2^n	Q_3^n	2
H	L	H	L	×	↑	×	×	×	×	L	Q_0^n	Q_1^n	Q_2^n	3
H	L	H	H	×	↑	×	×	×	×	H	Q_0^n	Q_1^n	Q_2^n	4
H	H	L	×	L	↑	×	×	×	×	Q_1^n	Q_2^n	Q_3^n	L	5
H	H	L	×	H	↑	×	×	×	×	Q_1^n	Q_2^n	Q_3^n	H	6
H	H	H	×	×	↑	DI_0^*	DI_1^*	DI_2^*	DI_3^*	D_0	D_1	D_2	D_3	7

$Q_0^{n+1} Q_1^{n+1} Q_2^{n+1} Q_3^{n+1}$

L L L L

$Q_0^n Q_1^n Q_2^n Q_3^n$

L $Q_0^n Q_1^n Q_2^n$

H $Q_0^n Q_1^n Q_2^n$

$Q_1^n Q_2^n Q_3^n$ L


$Q_1^n Q_2^n Q_3^n$ H

$D_0 D_1 D_2 D_3$


例： 时序脉冲产生器。电路如图所示。画出 Q_0-Q_3 波形，分析逻辑功能。

解： 启动信号为 0： $S_1=1$ $S_0=1$, 同步置数 $Q_A \sim Q_D=0111$

启动信号为 1 后： $S_1=0$ $S_0=1$, 低位移向高位状态, $Q_3 = D_{SR}$



因为 $Q_0 \sim Q_3$ 总有一个为 0, $S_1S_0=01$, 则 74194 始终工作在低位向高位移动循环移位的状态。



6.5.2 计数器

概 述

(1) 计数器的逻辑功能

计数器的基本功能是对输入时钟脉冲进行计数。它也可用于分频、定时、产生节拍脉冲和脉冲序列及其他时序信号等等。

(2) 计数器的分类

- ◆ 按脉冲输入方式，分为同步和异步计数器
- ◆ 按进位体制，分为二进制、十进制和任意进制计数器
- ◆ 按逻辑功能，分为加法、减法和可逆计数器

◆ **同步计数器**

加计数器

减计数器

可逆计数器

二进制计数器

非二进制计数器

.....

十进制计数器

任意进制计数器

◆ **异步计数器**

加计数器

减计数器

可逆计数器

二进制计数器

非二进制计数器

.....


十进制计数器


任意进制计数器

1、 二进制计数器

(1) 异步二进制计数器 ---4 位异步二进制加法计数器

工作原理






$$f_{Q_0} = \frac{1}{2} f_{CP} \quad f_{Q_1} = \frac{1}{4} f_{CP} \quad f_{Q_2} = \frac{1}{8} f_{CP} \quad f_{Q_3} = \frac{1}{16} f_{CP}$$

结论： ➤ 计数器的功能：不仅可以计数也可作为分频器。

如考虑每个触发器都有 $1t_{pd}$ 的延时，电路会出现什么问题？



➤ 异步计数脉冲的最小周期 $T_{\min} = n t_{pd}$ 。（n 为位数）

(2) 二进制同步加计数器

◆ Q_0 在每个 CP 都翻转一次

FF_0 可采用 $T_0=1$ 的 T 触发器

◆ Q_1 仅在 $Q_0=1$ 后的下一个 CP 到来时翻转

FF_1 可采用 $T_1=Q_0$ 的 T 触发器

◆ Q_2 仅在 $Q_0=Q_1=1$ 后的下一个 CP 到来时翻转

FF_2 可采用 $T_2=Q_0Q_1$ 的 T 触发器


◆ Q_3 仅在 $Q_0=Q_1=Q_2=1$ 后的下一个 CP 到来时翻转

FF_3 可采用 $T_3=Q_0Q_1Q_2$ 的 T 触发器


计数顺序	电路状态				进位输出
	Q_3	Q_2	Q_1	Q_0	
0	0	0	0	0	0
1	0	0	0	1	0
2	0	0	1	0	0
3	0	0	1	1	0
4	0	1	0	0	0
5	0	1	0	1	0
6	0	1	1	0	0
7	0	1	1	1	0
8	1	0	0	0	0
9	1	0	0	1	0
10	1	0	1	0	0
11	1	0	1	1	0
12	1	1	0	0	0
13	1	1	0	1	0
14	1	1	1	0	0
15	1	1	1	1	1
16	0	0	0	0	0

(a) 4 位二进制同步加计数器逻辑图 --- 由 T 触发器构成

$$\begin{cases} T_0 = 1 \\ T_1 = Q_0 \\ T_2 = Q_1 Q_0 \\ T_3 = Q_2 Q_1 Q_0 \end{cases}$$




4 位二进制同步加计数器时序图




(b) 4 位二进制同步加计数器逻辑图 --- 由 D 触发器构成

$$Q^{n+1} = D = T\overline{Q}^n + \overline{T}Q^n$$




$$\begin{cases} T_0 = 1 \\ T_1 = Q_0 \\ T_2 = Q_1 Q_0 \\ T_3 = Q_2 Q_1 Q_0 \end{cases}$$




(c) 计数使能和并行进位


CET 、 CEP 为计数使能，并行进位 $TC=Q_3Q_2Q_1Q_0 \cdot CET$



(d) 异步清零和同步并行置数



(2) 时序图



$$TC = CET \cdot Q_3 Q_2 Q_1 Q_0$$

74LVC161 逻辑功能表

输 入									输 出				
清零	预置	使能		时钟	预置数据输入				计 数				进位
$\overline{CR}$	$\overline{PE}$	CEP	CE_T	CP	D_3	D_2	D_1	D_0	Q_3	Q_2	Q_1	Q_0	TC
L	×	×	×	×	×	×	×	×	L	L	L	L	L
H	L	×	×	↑	D_3	D_2	D_1	D_0	D_3	D_2	D_1	D_0	*
H	H	L	×	×	×	×	×	×	保 持				*
H	H	×	L	×	×	×	×	×	保 持				*
H	H	H	H	↑	×	×	×	×	计 数				*

$\overline{CR}$ 的作用?


$\overline{PE}$ 的作用?

2、其他模数计数器

例 用 74LVC161 构成九进制加计数器。

(a) 反馈清零法：利用异步置零输入端，在 M 进制计数器的计数过程中，跳过 $M-N$ 个状态，得到 N 进制计数器的方法。



CP	Q_3	Q_2	Q_1	Q_0
0	0	0	0	0
1	0	0	0	1
2	0	0	1	0
...				
8	1	0	0	0
9	1	0	0	1
...				
15	1	1	1	1




$$CR = \overline{Q_0 \cdot Q_3} = 0$$

设法跳过 $16-9=7$ 个状态

工作波形



状态图





利用同步置数端构成九进制计数器

(b) 反馈置数法：利用同步置数端，在 M 进制计数器的计数过程中，跳过 $M-N$ 个状态，得到 N 进制计数器的方法。


CP	Q_3	Q_2	Q_1	Q_0
0	0	0	0	0
1	0	0	0	1
2	0	0	1	0
...				
8	1	0	0	0

$$PE = \overline{Q_3} = 0$$




采用后九种状态作为有效状态，用反馈置数法 构成九进制加计数器。


Q_3	Q_2	Q_1	Q_0
0	1	1	1
1	0	0	0
1	0	0	1
1	0	1	0
1	0	1	1
1	1	0	0
1	1	0	1
1	1	1	0
1	1	1	1



$$TC = CET \cdot Q_3 \cdot Q_2 \cdot Q_1 \cdot Q_0 = 1$$




波形图：




该计数器的模为 9。

例：分析下图所示的时序逻辑电路，试画出其状态图和
在 CP 脉冲作用下 Q_3 、 Q_2 、 Q_1 、 Q_0 的波形，并指出计
数器的模是多少？



$$PE = \overline{Q_3 \cdot Q_1 \cdot Q_0} = 0$$



例 用 74LVC161 组成 256 进制计数器。

解：设计思想


- 1 片 74161 是 16 进制计数器
- $256 = 16 \times 16$
- 所以 256 进制计数器需用两片 74161 构成

◆ 片与片之间的连接通常有两种方式：

并行进位（低位片的进位信号作为高位片的使能信号）

串行进位（低位片的进位信号作为高位片的时钟脉冲，即异步计数方式）


并行进位：低位片的进位作为高位片的使能



计数状态 : 0000 0000 ~ 1111 1111

$$N = 16 \times 16 = 256$$

串行进位：低位片的进位作为高位片的时钟



计数状态：0000 0000 ~ 1111 1111

采用串行进位时，为什么低 TC 要经反相器后作为高位的 CP？

小结

用集成计数器构成任意进制计数器的一般方法

1) $N < M$ 的情况：

(已有的集成计数器是 M 进制，需组成的是 N 进制计数器)

实现的方法：

反馈清零法

利用清零输入端，使电路计数到某状态时产生清零操作，清除 $M-N$ 个状态实现 N 进制计数器。

反馈置数法

利用计数器的置数功能，通过给计数器重复置入某个数码的方法减少 $(M-N)$ 个独立状态，实现 N 进制计数器。

2) $N > M$ 的情况

实现的方法：--- 采用多片 M 进制计数器构成。


按芯片连接方式可分为：

- (1) 串行进位方式： 构成异步计数器
- (2) 并行进位方式： 构成同步计数器

应用举例

序列信号发生器

在 CP 的作用下, Y 端产生 00010111 循环序列信号



如要求 Y 端产生 10110010 循环序列信号, 如何改变电路的连接?

3、环形计数器

① 基本环形计数器

置初态

$$Q_3Q_2Q_1Q_0=0001,$$

第一个

$$CP: Q_3Q_2Q_1Q_0=0010,$$

第二个

$$CP: Q_3Q_2Q_1Q_0=0100,$$

第三个



$$CP: Q_3Q_2Q_1Q_0=1000,$$

第四个

$$CP: Q_3Q_2Q_1Q_0=0001,$$

第五个

$$CP: Q_3Q_2Q_1Q_0=0010,$$



② 扭环形计数器



a、电路

b、状态表

置初态

$Q_3Q_2Q_1Q_0=0001$,

c、状态图



状态编号	Q_4	Q_3	Q_2	Q_1	Q_0
0	0	0	0	0	0
1	0	0	0	0	1
2	0	0	0	1	1
3	0	0	1	1	1
4	0	1	1	1	1
5	1	1	1	1	1
6	1	1	1	1	0
7	1	1	1	0	0
8	1	1	0	0	0
9	1	0	0	0	0

状态编号	Q_4	Q_3	Q_2	Q_1	Q_0
0	0	0	0	0	0
1	0	0	0	0	1
2	0	0	0	1	1
3	0	0	1	1	1
4	0	1	1	1	1
5	1	1	1	1	1
6	1	1	1	1	0
7	1	1	1	0	0
8	1	1	0	0	0
9	1	0	0	0	0

$$Y_0 = \overline{Q_4} \overline{Q_0}$$

$$Y_1 = \overline{Q_1} Q_0$$

$$Y_2 = \overline{Q_2} Q_1$$

$$Y_3 = \overline{Q_3} Q_2$$

$$Y_4 = \overline{Q_4} Q_3$$

$$Y_5 = Q_4 Q_0$$

$$Y_6 = Q_1 \overline{Q_0}$$

$$Y_7 = Q_2 \overline{Q_1}$$

$$Y_8 = Q_3 \overline{Q_2}$$

$$Y_9 = Q_4 \overline{Q_3}$$

译码电路简单，且不会出现竞争冒险