

6.6 时序逻辑的可编程电路实现

第 4.5 节介绍了 PLD 实现组合逻辑电路，在此基础上，在 PLD 中增加触发器及反馈就可以实现时序逻辑。



例：对于例 6.3.2 中的 110 序列脉冲检测电路，改用含 D 触发器的可编程逻辑器件实现，试求激励方程和输出方程，并画出编程后的逻辑图。

解（1）根据例 6.3.2 状态转换表，得到状态转换真值表。

状态转换表

$Q_1^n Q_0^n$	$Q_1^{n+1} Q_0^{n+1} / Y$		$Q_1^n Q_0^n$	$Q_1^{n+1} Q_0^{n+1} / Y$	
	$A=0$	$A=1$		$A=0$	$A=1$
00	00/0	01/0	00	00/0	01/0
01	00/0	11/0	01	00/0	11/0
11	00/1	11/0	11	00/1	11/0



$Q_1^n Q_0^n$	$A=0$	$A=1$
00	00/0	01/0
01	00/0	11/0
11	00/1	11/0

状态转换真值表

Q_1^n	Q_0^n	A	Q_1^{n+1}	Q_0^{n+1}	Y
0	0	0	0	0	0
0	0	1	0	1	0
0	1	0	0	0	0
0	1	1	1	1	0
1	1	0	0	0	1
1	1	1	1	1	0


Q_1^n	Q_0^n	A	Q_1^{n+1}	Q_0^{n+1}	Y
0	0	0	0	0	0
0	0	1	0	1	0
0	1	0	0	0	0
0	1	1	1	1	0
1	1	0	0	0	1
1	1	1	1	1	0

(2) 由于 D 触发器的特性方程 $Q^{n+1}=D$ ，根据状态转换真值表，画卡诺图求激励方程。



$$D_1 = Q_0 A$$

$$D_0 = A$$



$$Y = Q_1 \bar{A}$$

状态转换真值表

Q_1^n	Q_0^n	A	Q_1^{n+1}	Q_0^{n+1}	Y	Q_1^n	Q_0^n	A	Q_1^{n+1}	Q_0^{n+1}	Y	Q_1^n	Q_0^n	A	Q_1^{n+1}	Q_0^{n+1}	Y
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
0	0	1	0	1	0	0	0	1	0	1	0	0	0	1	0	1	0
0	1	0	0	0	0	0	1	0	0	0	0	0	1	0	0	0	0
0	1	1	1	1	0	0	1	1	1	1	0	0	1	1	1	1	0
1	1	0	0	0	1	1	1	0	0	0	1	1	1	0	0	0	1
1	1	1	1	1	0	1	1	1	1	1	0	1	1	1	1	1	0


(3) 用含 D 触发器的 PLD 实现编程后的逻辑图如图。

$$D_1 = Q_0 A$$

$$D_0 = A$$

$$Y = Q_1 \bar{A}$$

- CLK 是统一的时钟, OE 是输出三态门使能信号。



小 结

◆时序电路的分析，首先按照给定电路列出各逻辑方程组、列出状态表、画出状态图和时序图，最后分析得到电路的逻辑功能。时序电路的设计，首先根据逻辑功能的需求，导出原始状态图或原始状态表，有必要时需进行状态化简，继而对状态进行编码，然后根据状态表导出激励方程组和输出方程组，最后画出逻辑图完成设计任务。

◆时序逻辑电路一般由组合电路和存储电路两部分构成。它们在任一时刻的输出不仅是当前输入信号的函数，而且还与电路原来的状态有关。时序电路可分为同步和异步两大类。逻辑方程组、状态表、状态图和时序图从不同方面表达了时序电路的逻辑功能，是分析和设计时序电路的主要依据和手段。