

7.2 随机存取存储器（RAM）

7.2.1 静态随机存取存储器(SRAM)

7.2.2 同步静态随机存取存储器（SSRAM

7.2.3 动态随机存取存储器(DRAM

7.2.4 存储器容量的扩展

7.2.5 RAM应用举例

7.2 随机存取存储器 (RAM)

7.2.1 静态随机存取存储器 (SRAM)


1. SRAM 的基本结构及输出

$\overline{CE} \ \overline{WE} \ \overline{OE} = 1XX$
高阻

$\overline{CE} \ \overline{WE} \ \overline{OE} = 010$
输出

$\overline{CE} \ \overline{WE} \ \overline{OE} = 00X$
输入

$\overline{CE} \ \overline{WE} \ \overline{OE} = 011$
高阻



SRAM 的工作模式

工作模式	$\overline{CE}$	$\overline{W}$	$\overline{OE}$	$I/O_0 \sim I/O_{m-1}$
保持 (微功耗)	1	$\overline{EX}$	X	高阻
读	0	1	0	数据输出
写	0	0	X	数据输入
输出无效	0	1	1	高阻

2. SRAM 存储单元

• 静态 SRAM(Static RAM)

来自行地址译码器的输出

X_i
(行选择线)

本单元门控制管：控制触发器与位线的接通。 $X_i=1$ 时导通

位线 $\bar{B}$

存储单元

位线 B


双稳态存储单元电路

数据线 $\bar{D}$

数据线 D

来自列地址译码器的输出

列存储单元公用的门控制管，与读写控制电路相接
 $Y_i = 1$ 时导通



- **静态 SRAM(Static RAM)**



•T₅、T₆导通

触发器与位线接通

• T_7 、 T_8 均导通

- 触发器的输出与数据线接通，该单元通过数据线读取数据。

3. 其他存取方式的存储器


(1) FIFO(First-in First-out, 先进先出) 指先存入的数据也先被读出, 不能随机存取。数据写入端口和读出端口是分开的。用于需要长时间、不间断、高速数据采集的缓冲器。

(2) 双口

SRAM有两套完全独立完整的地址、数据和控制端口, 共用同一个存储阵列。两个端口都能进行读写操作, 而且能根据各自端口的地址随机存取。内部仲裁电路决定先完成哪个端口的访问。

7.2.2 同步静态随机存取存储器 (SSRAM)

SSRAM 是一种高速 RAM。与 SRAM 不同,SSRAM 的读写操作是在时钟脉冲节拍控制下完成的。



寄存地址线上的地址

2 位二进制计数器，
处理 A_1A_0

$ADV=0$: 普通模式读
写

$ADV=1$: 丛发模式读
写

$\overline{WE}=0$: 写操
作

$\overline{WE}=1$: 读操作

地址 A

时钟 CP

丛发使能
 ADV

$\overline{CE}$

$\overline{WE}$

地址
寄存器

A_1 D_1 Q_1 A_1
 A_0 D_0 Q_0 A_0
丛发控
制逻辑

读写控制
逻辑

地址译码

存储阵列

输出
放大


输入驱动

输入
寄存器

I/O

寄存各种使能控制信号，生成最终的
内部读写控制信号；

寄存要写入的
数据



$ADV=0$: 普通模式读写

$\overline{WE}=0$: 写操作 $\overline{WE}=1$: 读操作

普通模式读写：地址直接送到地址译码器，不受丛发控制逻辑电路影响，按外部给定地址进行读（写）操作。

$ADV=1$: 丛发模式读写

丛发模式读写：地址寄存器不接受外部新地址，在其原有的地址上，由丛发计数器（2 位，也有 1 或 3 位的）加 1 产生新地址。因此，可产生 4 个不同的地址。若超过 4 个 CP 后， ADV 仍为 1，则丛发计数器循环计数。地址总线让出。丛发计数器位数有 1 位、2 位、3 位等。

SSRAM 的特点：


在由 SSRAM 构成的计算机系统中，由于在时钟有效沿到来时，地址、数据、控制等信号被锁存到 SSRAM 内部的寄存器中，因此读写过程的延时等待均在时钟作用下，由 SSRAM 内部控制完成。此时，系统中的微处理器在读写 SSRAM 的同时，可以处理其他任务，从而提高了整个系统的工作速度。

7.2.3 动态随机存取存储器 (DRAM)

DRAM 存储单元

(1) 写操作: $X=1$ $\overline{WE}=0$ T 导通, 电容器 C 与位线 B 连通

输入缓冲器被选通, 数据 D_I 经缓冲器和位线写入存储单元
如果 D_I 为 1, 则向电容器充电, C 存 1; 反之电容器放电, C 存 0




(2) 读操作 : $X=1$ $\overline{WE}=1$

T 导通, 电容器 C 与位线 B 连通


输出缓冲器 / 灵敏放大器
被选通, C 中存储的数据
通过位线和缓冲器输出

每次读出后, 必须及时
对读出单元刷新, 即此
时刷新控制 R 也为高电
平, 则读出的数据又经
刷新缓冲器和位线对电
容器 C 进行刷新。



7.2.4 存储器容量的扩展

1. 字长（位数）的扩展 --- 用 $4K \times 4$ 位的芯片组成 $4K \times 16$ 位的存储系统。



位扩展可以利用芯片的并联方式实现。

7.2.4 RAM 存储容量的扩展

2 字数的扩展—用 $8K \times 8$ 位的芯片组成 $32K \times 8$ 位的存储系统。

芯片 : $A_0 \sim A_{12}$

芯片数


=4

系统地址线数

=15

系统 : $A_0 \sim A_{14}$

$A_{13} \sim A_{14}?$



0000H
0001H
0002H
⋮
1FFFH


2000H
2001H
2002H
⋮
3FFFH

4000H
4001H
4002H
⋮
5FFFH

6000H
6001H
6002H
⋮
7FFFH

32K×8 位存储器系统的地址分配表


各 RAM 芯片	译码器 有效输出 端	扩展的地址 输入端 $A_{14} A_{13}$	8K×8 位 RAM 芯片地址输入端 $A_{12} A_{11} A_{10} A_9 A_8 A_7 A_6 A_5 A_4 A_3 A_2 A_1 A_0$	对应的十六进制地 址码
I	Y_0	0 0	$ \begin{array}{cccccccccccccccc} 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 \\ 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 & 1 \\ 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 & 1 & 0 \\ & & & & & & & & & & & & & & & \vdots \\ 1 & 1 & 1 & 1 & 1 & 1 & 1 & 1 & 1 & 1 & 1 & 1 & 1 & 1 & 1 & 1 \end{array} $	0000H 0001H 0002H ⋮ 1FFFH
II	Y_1	0 1	$ \begin{array}{cccccccccccccccc} 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 \\ 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 & 1 \\ 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 & 1 & 0 \\ & & & & & & & & & & & & & & & \vdots \\ 1 & 1 & 1 & 1 & 1 & 1 & 1 & 1 & 1 & 1 & 1 & 1 & 1 & 1 & 1 & 1 \end{array} $	2000H 2001H 2002H ⋮ 3FFFH
III	Y_2	1 0	$ \begin{array}{cccccccccccccccc} 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 \\ 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 & 1 \\ 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 & 1 & 0 \\ & & & & & & & & & & & & & & & \vdots \\ 1 & 1 & 1 & 1 & 1 & 1 & 1 & 1 & 1 & 1 & 1 & 1 & 1 & 1 & 1 & 1 \end{array} $	4000H 4001H 4002H ⋮ 5FFFH
IV	Y_3	1 1	$ \begin{array}{cccccccccccccccc} 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 \\ 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 & 1 \\ 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 & 1 & 0 \\ & & & & & & & & & & & & & & & \vdots \\ 1 & 1 & 1 & 1 & 1 & 1 & 1 & 1 & 1 & 1 & 1 & 1 & 1 & 1 & 1 & 1 \end{array} $	6000H 6001H 6002H ⋮ 7FFFH



字数的扩展可以利用外加译码器控制存储器芯片的片选输入端来实现。

3. 同时实现字数、位数的扩展

使用 256×4 位芯片组成 512×8 位存储器，问需要多少芯片？电路应如何连接？



7.2.5 RAM 应用举例—LED 点阵显示屏

