

8. FPGA 和 CPLD

8.1 现场可编程门阵列(FPGA)

8.2 复杂可编程逻辑器件(CPLD)简介

8.3 可编程逻辑器件开发过程简介

教学基本要求：

- 了解现场可编程门阵列（**FPGA**）实现逻辑功能的原理、结构与使用特点。
- 了解复杂可编程逻辑器件 **CPLD** 的结构。
- 了解现代 EDA 工具及开发流程。

8.1 现场可编程门阵列 (FPGA)

8.1.1 FPGA实现逻辑功能的基本原理

8.1.2 FPGA结构简介

8.1 现场可编程门阵列 (FPGA)


- ◆ **FPGA 是用查找表 (LUT) 实现逻辑函数。复杂函数使用众多的 LUT 和触发器实现。编程基于 SRAM。**
- ◆ **CPLD 用可编程 “与 - 或” 阵列实现逻辑函数。编程基于 E²PROM 或快闪存储器。**

8.1.1 FPGA 实现逻辑功能的基本原理


LUT 是 FPGA 实现逻辑函数的基本单元。2 输入 LUT 可实现任意 2 变量组合逻辑函数。

某函数 L 的真值表

A	B	F_1
0	0	0
0	1	0
1	0	0
1	1	1



4 个
SRAM 存
储单元



目前 FPGA 中的 LUT 大多是 4~6 个输入，1 个输出。当变量数超过一个 LUT 的输入数时，需要将多个 LUT 扩展使用。


LUT 扩展 -- 用 2 输入 LUT 实现函数

$$F = AB + \overline{B}C = F_1 + F_2$$

函数 F 的真值表

$A B$	F_1	$B C$	F_2
0 0	0	0 0	0
0 1	0	0 1	1
1 0	0	1 0	0
1 1	1	1 1	0

$F_1 F_2$	F
0 0	0
0 1	1
1 0	1
1 1	1



在 LUT 的基础上增加触发器便可实现时序电路。


8.1.2 FPGA 结构简介



Altera 、 Xilinx 、
Lattice


8.1.2 FPGA 结构简介

FPGA 包括：可编程逻辑块、可编程互联开关、可编程 I/O 模块。



1. 可编程逻辑块

4 输入 LUT




可编程数据选择器

D 触发器

1. 可编程逻辑块

逻辑块简化框图

包含若干
可编程的
数据选择
器和控制
门




触发器时
钟使能控
制端

1. 可编程逻辑块

逻辑块简化框图

可以实现：

- 两个独立的 4 变量任意逻辑函数



组合型输出
寄存器型输出


1. 可编程逻辑块

逻辑块简化框图

可以实现：

- 两个独立的 4 变量任意逻辑函数
- 5 变量任意逻辑函数

与前级
级联扩
展更多
的输入
变量



1. 可编程逻辑块


逻辑块简化框图

可以实现:

- 两个独立的 4 变量任意逻辑函数
- 5 变量任意逻辑函数
- 2 位二进制加法器

被加数和加数的高位输入

低位输入




1. 可编程逻辑块

逻辑块简化框图

可以实现：

- 两个独立的 4 变量任意逻辑函数
- 5 变量任意逻辑函数
- 2 位二进制加法器




1. 可编程逻辑块

逻辑块简化框图

可以实现：

- 两个独立的 4 变量任意逻辑函数
- 5 变量任意逻辑函数
- 2 位二进制加法器
- 时序逻辑电路



1. 可编程逻辑块


用可编程逻辑块实现 2 位二进制计数器。

2 位二进制状态转换表

$Q_1^n Q_0^n$	$Q_1^{n+1}(D_1) Q_0^{n+1}(D_0)$
00	01
01	10
10	11
11	00

$$\text{得 } D_1 = \overline{Q_1} Q_0 + Q_1 \overline{Q_0}$$

$$D_0 = \overline{Q_0}$$



逻辑块编程实现 2 位二进制计数器

1. 可编程逻辑块


逻辑块简化框图

可以实现：

- 两个独立的 4 变量任意逻辑函数
- 5 变量任意逻辑函数
- 2 位二进制加法器
- 时序逻辑电路
- 存储器


16×1 位
SRAM

16×1 位
SRAM




2. I/O 块

将引脚编程为输入、输出和双向功能。




2. I/O 块

控制输入信号
进入的时机




对 I/O 引脚
过压保护和
静电保护

2. I/O 块



当引脚外部无驱动信号时，该电路使引脚维持在其最后状态的逻辑电平上，消除引脚电平的抖动。

2. I/O 块



同组的 I/O
单元共用


更便于电平
匹配

3. 可编程连线资源


可编程开关实现逻辑块与逻辑块之间，逻辑块与连线之间，逻辑块与 I/O 之间等的连接。

两种典型的互联开关结构如图。


纵横交叉
互联开关



6 路互
联开关



3. 可编程连线资源



3. 可编程连线资源

