

8.2 复杂可编程逻辑器件 (CPLD) 简介

8.2.1. 传统的CPLD结构

8.2.2. 基于查找表的CPLD结构

8.2 复杂可编程逻辑器件 (CPLD) 简介

- ◆ CPLD 的电路规模和灵活性不如 FPGA , 但可加密。
- ◆ CPLD 分为: 传统的 CPLD、基于查找表的 CPLD 。

8.2.1 传统的 CPLD 结构

1. 逻辑块

2. 可编程内部连线


3. I/O单元

8.2.1 传统的 CPLD 结构

- ◆ 与 PLA、PAL 相比，CPLD 的集成度更高，有更多的输入端、乘积项和更多的宏单元；
- ◆ CPLD 器件内部含有多个**逻辑块**，每个逻辑块都相当于一个 PAL 器件；
- ◆ 每个块之间可以使用可编程内部连线（或者称为可编程的开关矩阵）实现相互连接。


8.2.1 传统的 CPLD 结构

CPLD 基本结构简介



8.2.1 传统的 CPLD 结构

CPLD 基本结构简介




8.2.1 传统的 CPLD 结构

CPLD 基本结构简介


编程技术

E²PROM

快闪存储器



1. 逻辑块




通常是 4 到 20 个

1. 逻辑块

01

可编程乘积项阵列
决定了每个逻辑块
乘积项的总数



逻辑块

1. 逻辑块



乘积项分配电路将乘积项阵列中任何一个乘积项分配给某一个宏单元或多个宏单元，增强了灵活性。



逻辑块


1. 逻辑块

03



宏单元包含一个或门、一个触发器和一些可编程的数据选择器及控制门。

- 组合逻辑输出
- 寄存器输出
- 清零或置位


宏单元输出不仅送到 I/O 块，也送回内部连线区。



2. I/O 单元




2. I/O 单元—输出模式






2. I/O 单元




2. I/O 单元





I/O 引脚编程
接上拉电阻或
接地

2. I/O 单元



3. 可编程内部连线



8.2.1 基于查找表的 CPLD 结构

- ◆ 查找表 CPLD 是将 FPGA 的 LUT 与非易失性存储器相结合
- ◆ 芯片中的 **SRAM** 具有易失性，所以芯片内部增加非易失的 FLASH 存储器，上电时，将 FLASH 的信息加载到 LUT 的 SRAM 中。

