VLSI DSP 2020 Fall


Lab 13 Matrix Inner Product Using Systolic Array

設計一電路可以運算下列矩陣相乘

$$\begin{bmatrix} Z_0 \\ Z_2 \\ Z_4 \\ Z_6 \end{bmatrix} = \begin{bmatrix} c_4 & c_4 & c_4 & c_4 \\ c_2 & c_6 & -c_6 & -c_2 \\ c_4 & -c_4 & -c_4 & c_4 \\ c_6 & -c_2 & c_2 & -c_6 \end{bmatrix} \begin{bmatrix} a_0 \\ a_1 \\ a_2 \\ a_3 \end{bmatrix}$$

其中, c2, c4, c6 為 12-bit 之參數,分別由下表表示:

Coeff.	12-bit		
c2	12'b0111_0110_0100		
c4	12'b0101_1010_1000		
с6	12'b0011_0000_1111		



Architecture 1

VLSI DSP 2020 Fall

1. 使用 systolic array 的技術進行設計

2.	觀察其 report 的資料,	並記錄下來,	並與 Architecture 1	作比較。
	Total cell area 2:			

Speed2: _____ (slack)