VLSI DSP 2020 Fall

## Lab 12 Matrix Inner Product


## 設計一電路可以運算下列矩陣相乘

$$\begin{bmatrix} Z_0 \\ Z_2 \\ Z_4 \\ Z_6 \end{bmatrix} = \begin{bmatrix} c_4 & c_4 & c_4 & c_4 \\ c_2 & c_6 & -c_6 & -c_2 \\ c_4 & -c_4 & -c_4 & c_4 \\ c_6 & -c_2 & c_2 & -c_6 \end{bmatrix} \begin{bmatrix} a_0 \\ a_1 \\ a_2 \\ a_3 \end{bmatrix}$$

## 其中, c2, c4, c6 為 12-bit 之參數,分別由下表表示:

Coeff.	12-bit
<b>c2</b>	12'b0111_0110_0100
с4	12'b0101_1010_1000
с6	12'b0011_0000_1111

VLSI DSP 2020 Fall




Architecture 1

VLSI DSP 2020 Fall

## 1. 使用 DA 的技術進行設計

	с4	с4	с4	с4	_	<b>c2</b>	с6	-c6	-c2		c4 -c4 -c4 c4					c6 -c2 c2 -c6				
11	0	0	0	0	0	0	0	1	1	3	0	1	1	0	6	0	1	0	1	<b>5</b>
10	1	1	1	1	15	1	0	1	0	10	1	0	0	1	9	0	0	1	1	3
9	0	0	0	0	0	1	1	0	0	12	0	1	1	0	6	1	0	1	0	10
8	1	1	1	1	15	1	1	0	0	12	1	0	0	1	9	1	0	1	0	10
7	1	1	1	1	15	0	0	1	1	3	1	0	0	1	9	0	1	0	1	<b>5</b>
6	0	0	0	0	0	1	0	1	0	10	0	1	1	0	6	0	0	1	1	3
5	1	1	1	1	15	1	0	1	0	10	1	0	0	1	9	0	0	1	1	3
4	0	0	0	0	0	0	0	1	1	3	0	1	1	0	6	0	1	0	1	<b>5</b>
3	1	1	1	1	15	0	1	0	1	5	1	1	1	1	15	1	1	0	0	12
2	0	0	0	0	0	1	1	0	1	13	0	0	0	0	0	1	1	1	0	14
1	0	0	0	0	0	0	1	0	0	4	0	0	0	0	0	1	0	0	0	8
0	0	0	0	0	0	0	1	1	0	6	0	0	0	0	0	1	0	0	1	9



- 2. 使用 DA 的技術進行設計 Z2, Z4, 及 Z6。
- 3. 觀察其 report 的資料,並記錄下來,並與 Architecture 1 作比較。

Total cell area 2: \_\_\_\_\_