第二阶段：VDOT 指令设计、RTL 实现与基础功能测试

参赛队伍：山海核　　平台：XiangShan 昆明湖 V2

2.1 指令语义与编码

vdot.vv 执行 8 组有符号 INT8 乘加，返回单个有符号 32-bit 点积：

```
vdot.vv vd, vs2, vs1
sum = Σ(i=0..7) int8(vs2[i]) × int8(vs1[i])
vd[31:0] = sum; vd[127:32] = 0
```

当前 Dense 指令采用 funct6=111001、vm=1、funct3=000、opcode=1010111，示例机器码为 0xe61101d7，对应 vdot.vv v3,v1,v2。测试配置 SEW=e8、LMUL=m1、VL=8；不支持带掩码执行。指令编码、译码及执行逻辑分别实现在 Rocket Chip、XiangShan 和 NEMU 中，具体设计见 VDOT 设计。

在同一执行单元中还实现了 2:4 结构化稀疏点积指令（VDOT_S24_VV，funct6=111010，vm=1）。每组 4 个权重保留 2 个非零项；输入包含 8 个激活值、8 个压缩权重和 4 组 4-bit 元数据。该操作返回两个有符号 32-bit 部分和，使用相同的八个 INT8 乘法器。稀疏指令的操作数布局及非法配置行为见 稀疏运算设计。

2.2 微架构与数据通路

指令译码从 Rocket Chip 的 Instructions.scala 进入 XiangShan VecDecoder.scala，选中 FuType.vialuF，并由 Yunsuan 操作码区别

Dense VDOT 和稀疏 VDOT。执行模块为 VIAluFix.scala，保持现有单周期流水单元的有效信号、寄存器及写回接口。



FastSel 使用掩码位直接生成激活值选择信号，避免先计算二进制索引再使用动态向量选择器。两个模式共用乘法器、CSA 网络；稀疏模式的两个分组结果分别符号扩展到 32 位。对于不支持的 SEW/LMUL、稀疏模式 VL/vstart 或无效 2:4 掩码，执行逻辑产生非法指令异常。

完整 RTL 修改：patches/s24/xiangshan.patch；指令编码：rocket-chip.patch；操作类型：yunsuan.patch。

2.3 正数、负数及边界值测试

测试在 XiangShan Verilator 仿真器中运行，用 C 参考点积计算期待值，读取指令写回的低 32 位并检查高 96 位清零。NEMU Difftest 同时开启。原始日志：validation-difftest.log。

测试类型	主要输入	参考结果	RTL 结果
正数	[1..8] × [8..1]	120	120
负数	[-1]×8 × [1..8]	−36	−36
最大值	[-128]×8 × [-128]×8	131072	131072
最小值	[-128]×8 × [127]×8	−130048	−130048

另有 8 组 Lane 映射测试和 64 组固定随机种子（0x013157a6）测试，合计 76/76 PASS，Difftest 启用并以 HIT GOOD TRAP 结束。测试源码：vdot.c。

针对全零输入，独立程序 software/vdot-zero/ 分别测试全零左操作数和全零右操作数。两组均通过（2/2 PASS）；XiangShan–NEMU Difftest 已启用，仿真以 HIT GOOD TRAP 结束。运行日志：zero-difftest.log。全零测试独立于上述 76 组回归测试。

```
=== VDOT Functional Verification ===
vdot.vv positive: actual=120 expected=120 upper_zero=yes cycles=6
vdot.vv negative: actual=-36 expected=-36 upper_zero=yes cycles=6
vdot.vv maximum : actual=131072 expected=131072 upper_zero=yes cycles=124
vdot.vv minimum : actual=-130048 expected=-130048 upper_zero=yes cycles=74
vdot.vv lane routing PASS: 8 cases
vdot.vv deterministic random PASS: 64 cases seed=0x013157a6
vdot.vv test PASS: 76 total cases

=== Zero Boundary Test ===
The first instruction of core 0 has commited. Difftest enabled.
vdot.vv zero PASS: 2 cases
[PERF ][time=               11640] SimTop.l_soCore 0: HIT GOOD TRAP at pc = 0x80
00024a
```

2.4 Sparse VDOT 功能验证

在 XiangShan Verilator 仿真器中运行 2:4 Sparse VDOT INT8 MLP 测试，并启用 NEMU Difftest。测试网络结构为 64→32→10，共包含 32 个测试样本。

验证项目	结果
Specialized	VERIFY PASS
Pairwise-layer0	VERIFY PASS
测试样本	32
分类正确数	31/32
Python INT8 参考模型	MATCH
Layer 0 点积结果	MATCH
整体验证	S24-PAIRACC ALL PASS
NEMU Difftest	Enabled
仿真结束	HIT GOOD TRAP

两种计算模式均通过验证。31/32 表示分类正确数，不代表硬件计算错误。终端确认参考模型预测及 Layer 0 点积结果一致。

```
jade@jade-ASUS-TUF-Gaming-F15-FX506LI-FX506LI:~/work/xiangshan-vdot$ ./xs-env/XiangShan/build/emu \
  -i ./xs-env/nexus-am/apps/vdot-real-int8-pairacc/build/vdot-real-int8-pairacc-riscv64-xs.bin \
  --diff ./xs-env/NEMU/build/riscv64-nemu-interpreter-so \
  -C 150000000 \
  2>&1 | grep -aE 'Difftest enabled|S24-PAIRACC (VERIFY PASS|MEDIAN|ALL PASS)|HIT GOOD TRAP|FAIL|ABORT'
The first instruction of core 0 has commited. Difftest enabled.
S24-PAIRACC VERIFY PASS mode=specialized samples=32 correct=31 reference=python-int8
S24-PAIRACC VERIFY PASS mode=pairwise-layer0 samples=32 correct=31 reference=python-int8
S24-PAIRACC MEDIAN samples=32 rounds=5 warmup=3 specialized=19387 pairacc=19308
S24-PAIRACC ALL PASS reference_predictions_match=yes layer0_dots_match=yes hidden_match=yes layer1_dots_match=yes
[PERF ][time=              560714] SimTop.l_soCore 0: HIT GOOD TRAP at pc = 0x80000ff0
```

上述截图展示了两种模式的 VERIFY PASS、整体 ALL PASS 及 HIT GOOD TRAP。性能测量结果另见 第三阶段报告。

其他测试

Dense 归约结构的独立 RTL 回归完成 100,005 组测试；2:4 稀疏运算在 INT8 MLP 应用中取得 32/32 参考预测一致结果。详见 结构比较 与 应用性能。