第三阶段：NEMU 协同仿真、RVV Baseline 与延迟加速分析

参赛队伍：山海核　　平台：XiangShan 昆明湖 V2 + NEMU Difftest

3.1 NEMU 指令扩展与协同仿真

在 NEMU 的 RVV 指令译码与 `vcompute.h` 中加入自定义 VDOT 处理：读取低 8 个有符号 INT8 输入，独立累加，写入目标向量低 32 位并清零高位。2:4 稀疏模式按元数据选择激活值，分别计算两个部分和；不合法的稀疏掩码与向量配置触发非法指令异常。相关改动见 `patches/s24/nemu.patch`。

硬件和 NEMU 采用独立实现：Chisel RTL 走共享乘法器与 CSA 数据通路，NEMU 使用顺序 C 算法。因此 Difftest 对比并不是对同一计算电路的重复运行。

仿真运行中记录：

```
The first instruction of core 0 has commited. Difftest enabled.
vdot.vv lane routing PASS: 8 cases
vdot.vv deterministic random PASS: 64 cases
vdot.vv test PASS: 76 total cases
Core 0: HIT GOOD TRAP
```

对应日志：VDOT 指令 Difftest、Dense Hybrid 整机 Difftest；稀疏应用的测试记录位于 `results/vdot-s24/real-int8-pairacc/`。

3.2 RVV Baseline 实现

Baseline 通过 RISC-V 标准向量指令实现相同的 8-lane signed INT8 点积：

```
vle8.v          加载两个 INT8 输入向量
vwmul.vv        有符号 INT8 宽化乘法
vwredsum.vs     宽化归约求和
vmv.x.s         提取结果
```

自定义路径同样包含向量配置、数据加载与结果提取，核心计算使用 `vdot.vv`。周期统计包含向量配置、加载、计算、结果提取和循环开销。

Baseline 与自定义指令的四种输入均得到一致结果：`120`、`-120`、`131072`、`-130048`。本组微基准与第二阶段定向测试采用不同的负数向量，因此对应结果分别为 `-120` 和 `-36`。

软件源码：vdot_bench.c。

3.3 延迟加速比分析

每轮测量 1,000 次点积，先进行 32 次预热，交替安排不同实现的计时顺序；总计测量 5 轮，各取最小周期数。使用 `volatile` 输入并禁止自动向量化；RTL–NEMU Difftest 启用，测试以 `HIT GOOD TRAP` 结束。

实现	1,000 次点积总周期	每次点积周期
Scalar C	24,846	24.846
标准 RVV Baseline	13,349	13.349
自定义 VDOT	**9,015**	**9.015**

RVV → VDOT 加速比 = 13,349 / 9,015 = 1.480×，周期降低约 **32.5%**。Scalar → VDOT 为 **2.756×**。

原始测试日志：benchmark-rvv-difftest.log、Hybrid 复测；分析细节见 Dense 微基准报告。

3.4 稀疏计算的应用验证

工程在 Dense VDOT 之外实现了共享乘法器的 2:4 稀疏 VDOT，并用于 **64→32→10 的 INT8 MLP**，共测试 32 个样本。32/32 结果与 Python INT8 参考预测一致，31/32 分类正确，Difftest 正常结束。比较同一轮应用的两种累加方法：

软件策略	32 个样本的周期数（5 轮中位数）
Specialized	19,387
PairAcc	**19,308**

PairAcc 的周期降低约 **0.41%**，反映的是应用层累加策略优化。软件及日志：PairAcc 应用与运行摘要。

3.5 微架构优化、标准单元面积与时序

五种 Dense 归约网络在同一技术无关综合流程下比较；在集成稀疏功能时进一步采用 FastSel 和共享 8 个乘法器。Nangate45 映射后的 `VIAluFix` 模块评估如下：

配置	标准单元数	面积（μm²）	10 ns 理想时钟下最差 Setup Slack（ns）
禁用稀疏功能	38,136	48,587.028	1.62
FastSel 优化前	38,789	49,517.496	2.99
FastSel	**38,724**	**49,354.172**	**2.71**

稀疏功能在该模块上的面积增量为 **767.144 μm²（1.579%）**；FastSel 相比优化前节省 **163.324 μm²（0.330%）**。FastSel 缩短了独立通路的拓扑逻辑级数，但在此映射 STA 中并**未**改善整个模块最差 Setup Slack。综合仅为布局布线前的标准单元级分析，未进行物理布局布线或功耗签核。完整记录见 面积与时序报告。

3.6 可扩展性与实现边界

计算结构中的乘积生成、CSA 归约及元数据选择可进一步参数化；现有硬件支持固定的 8-lane INT8 Dense VDOT，以及规定的 2:4 稀疏格式；没有实现通用 SEW/VLEN/LMUL 或自动掩码执行。增加向量宽度需扩展

乘法器数量或引入多周期累加；支持更宽 SEW 需调整乘积位宽、归约树和溢出处理；支持通用 VL/vstart 需要额外控制逻辑。