

PLAN DE SOUVERAINETÉ

SEMICONDUCTEURS

FRANCE 2027 — 2047

Corpus Documentaire Stratégique

12 Documents — 180 Milliards d'Euros — 20 Ans

Projet GenToGen2027
TOGAFrance

Janvier 2026

Table des Matières

SVT_IT_00

Plan Stratégique Principal

SVT_IT_ANX_00

Analyse des Impacts et Structure Annexes

SVT_IT_ANX_A

Référentiel des Métiers et Compétences

SVT_IT_ANX_B

Plan de Formation et Cursus

SVT_IT_ANX_C

Cartographie Industrielle Cible

SVT_IT_ANX_D

Feuille de Route Technologique

SVT_IT_ANX_E

Schéma Territorial d'Implantation

SVT_IT_ANX_F

Cadre Juridique et Réglementaire

SVT_IT_ANX_G

Matrice des Risques Détaillée

SVT_IT_ANX_H

Plan de Financement Détaillé

SVT_IT_ANX_I

Benchmark International

SVT_IT_ANX_J

Indicateurs et Tableau de Bord

SVT_IT_00

Plan Stratégique Principal

SVT/700 — Plan Stratégique de Souveraineté IT Française

Horizon 2027-2047 | Version 0.2

Document de référence : Programme2027 / TOGAFrance

Classification : Public

Auteur : Jeff / Jagrat

Date : Janvier 2026

Résumé Exécutif

Ce document pose les fondations d'un plan de souveraineté informatique française sur 20 ans. L'objectif n'est pas l'autarcie mais la **résilience stratégique** : garantir que la France puisse maintenir ses fonctions vitales (défense, santé, énergie, finance, administration) même en cas de rupture des chaînes d'approvisionnement mondiales.

Investissement total estimé : 180-220 milliards € sur 20 ans

Création d'emplois directs : 150 000 à 200 000 postes qualifiés

Personnes à former : 500 000 sur la période (formation initiale et reconversion)

1. Diagnostic : État des Lieux 2027

1.1 Dépendances Critiques Actuelles

Composant	Dépendance	Fournisseurs dominants	Risque
Semi-conducteurs avancés (<7nm)	100%	TSMC, Samsung, Intel	Critique
Mémoires DRAM/NAND	100%	Samsung, SK Hynix, Micron	Critique
Processeurs CPU/GPU	100%	Intel, AMD, Nvidia, ARM	Critique
Équipements lithographie	100%	ASML (NL)	Critique
Cloud infrastructure	85%	AWS, Azure, GCP	Élevé
Systèmes d'exploitation	90%	Microsoft, Apple, Google	Élevé
Logiciels métiers	70%	SAP, Oracle, Salesforce	Moyen

1.2 Actifs Nationaux Existantes

- **STMicroelectronics** : Production 28nm+ (automobile, IoT)
- **Atos/Eviden** : Supercalculateurs, cybersécurité
- **OVHcloud** : Cloud souverain européen
- **Dassault Systèmes** : PLM, simulation 3D
- **Thales** : Systèmes critiques, cyberdéfense
- **CEA-Leti** : Recherche microélectronique
- **INRIA** : Recherche logicielle

2. Architecture Cible 2047

2.1 Vision Stratégique

Atteindre une autonomie stratégique de niveau 3 (sur une échelle de 5) :

- Niveau 1 : Autarcie totale (irréaliste, non souhaitable)
- Niveau 2 : Production nationale de tous les composants critiques
- **Niveau 3 : Capacité de production souveraine des composants essentiels + stocks stratégiques + diversification fournisseurs**
- Niveau 4 : Dépendance maîtrisée avec alternatives identifiées
- Niveau 5 : Dépendance totale (situation actuelle)

2.2 Périmètre de Souveraineté Prioritaire

1. **Défense et renseignement** : 100% souverain
2. **Infrastructure critique** (énergie, transport, télécom) : 80% souverain
3. **Santé et administration** : 70% souverain

- 4. Industrie stratégique : 60% souverain
 - 5. Grand public : Libre marché avec alternatives souveraines disponibles
-

3. Plan d'Action par Phase

Phase 1 : Fondations (2027-2032)

Budget : 35-45 milliards €

3.1.1 Infrastructure de Formation

Action	Investissement	Objectif
Création de 5 campus microélectronique	2 Md€	10 000 ingénieurs/an
Chaires universitaires semiconducteurs	500 M€	50 chaires
Reconversion industrielle (plan massif)	3 Md€	30 000 techniciens
Partenariats grandes écoles/entreprises	1 Md€	5 000 doctorants
Programmes d'attractivité talents étrangers	500 M€	2 000 experts/an

Total formation Phase 1 : 7 Md€

Personnes formées : 80 000

3.1.2 R&D et Prototypage

Action	Investissement	Objectif
Extension CEA-Leti (nœuds 10-7nm)	5 Md€	Maîtrise technologique
Programme RISC-V national	2 Md€	Architecture CPU souveraine
Ligne pilote mémoires (avec STMicro)	3 Md€	Prototypes DRAM
Accélérateur IA souverain (GPU alternatif)	2 Md€	Architecture neuromorphique
Équipements lithographie alternatifs	4 Md€	Réduire dépendance ASML

Total R&D Phase 1 : 16 Md€

3.1.3 Infrastructure Cloud et Logicielle

Action	Investissement	Objectif
Extension OVHcloud (x3 capacité)	3 Md€	Cloud souverain compétitif
OS souverain basé Linux (fork durci)	500 M€	Administration + défense
Suite bureautique souveraine	300 M€	Alternative Office 365
Plateforme IA souveraine	2 Md€	Alternative aux GAFAM

Total Cloud/Logiciel Phase 1 : 5,8 Md€

3.1.4 Stocks Stratégiques et Diversification

Action	Investissement	Objectif
Constitution stocks composants (18 mois)	4 Md€	Résilience immédiate
Accords bilatéraux (Japon, Corée, Inde)	1 Md€	Diversification
Cartographie chaînes valeur	200 M€	Visibilité complète

Total Résilience Phase 1 : 5,2 Md€

Phase 2 : Industrialisation (2032-2039)

Budget : 70-85 milliards €

3.2.1 Fabrication Semiconducteurs

Action	Investissement	Objectif
Fab française 14nm (partenariat STMicro/Intel)	15 Md€	Souveraineté nœuds matures
Fab européenne 7nm (projet commun FR/DE/NL)	25 Md€	Semiconducteurs avancés
Usine packaging avancé	5 Md€	Intégration 3D
Ligne mémoires HBM	8 Md€	Mémoires haute performance

Total Fabrication Phase 2 : 53 Md€

3.2.2 Écosystème Équipementiers

Action	Investissement	Objectif
Développement lithographie DUV avancé	6 Md€	Alternative ASML partielle
Équipements dépôt/gravure (avec SCREEN, TEL)	4 Md€	Réduire dépendance
Métrologie et inspection	2 Md€	Contrôle qualité souverain

Total Équipements Phase 2 : 12 Md€

3.2.3 Formation Continue

Action	Investissement	Objectif
Scaling campus microélectronique (x2)	3 Md€	20 000 ingénieurs/an
Programmes reconversion massifs	5 Md€	100 000 techniciens
Attractivité internationale renforcée	2 Md€	5 000 experts/an

Total Formation Phase 2 : 10 Md€

Personnes formées : 200 000 (cumul : 280 000)

Phase 3 : Maturité (2039-2047)

Budget : 75-90 milliards €

3.3.1 Nœuds Technologiques Avancés

Action	Investissement	Objectif
Fab européenne 3nm	35 Md€	Autonomie complète
R&D post-silicium (graphène, quantique)	10 Md€	Leadership futur
Fab spécialisée photonique	5 Md€	Communications sécurisées

Total Avancé Phase 3 : 50 Md€

3.3.2 Consolidation Écosystème

Action	Investissement	Objectif
Extension capacités mémoires	10 Md€	Autonomie DRAM/NAND
Intégration verticale complète	8 Md€	Chaîne de valeur maîtrisée
Maintenance et modernisation fabs	7 Md€	Pérennité industrielle

Total Consolidation Phase 3 : 25 Md€

3.3.3 Formation et Excellence

Action	Investissement	Objectif
Pérennisation système formation	8 Md€	25 000 diplômés/an

Action	Investissement	Objectif
Centres d'excellence européens	3 Md€	Leadership R&D
Programmes doctoraux avancés	2 Md€	Innovation continue

Total Formation Phase 3 : 13 Md€

Personnes formées : 220 000 (cumul total : 500 000)

4. Synthèse Financière

4.1 Budget Total par Phase

Phase	Période	Budget (Md€)	Emplois créés
Phase 1	2027-2032	35-45	40 000
Phase 2	2032-2039	70-85	70 000
Phase 3	2039-2047	75-90	50 000
Total	2027-2047	180-220	160 000

4.2 Budget Annuel Moyen

- **Phase 1** : 7-9 Md€/an
- **Phase 2** : 10-12 Md€/an
- **Phase 3** : 9-11 Md€/an
- **Moyenne 20 ans** : 9-11 Md€/an

4.3 Sources de Financement Proposées

Source	Contribution	Mécanisme
Budget État français	40%	Ligne budgétaire souveraineté
Fonds européens (IPCEI, NextGenEU)	25%	Projets communs
Investissements privés (STMicro, etc.)	20%	Partenariats public-privé
BPI France / Fonds souverains	10%	Capital patient
Régions (attractivité territoriale)	5%	Implantations locales

5. Capital Humain : Plan de Formation

5.1 Besoins en Compétences

Profil	Besoin 2047	Formation requise
Ingénieurs microélectronique	50 000	Bac+5, 5 ans
Techniciens salle blanche	80 000	Bac+2/3, 2 ans
Chercheurs R&D	15 000	Doctorat, 8 ans
Ingénieurs logiciel embarqué	40 000	Bac+5, 5 ans
Spécialistes cybersécurité	25 000	Bac+5, 5 ans
Managers industriels	10 000	Bac+5 + expérience
Total	220 000	—

5.2 Flux de Formation Annuel Requis

Phase	Diplômés/an	Reconversions/an	Total/an
2027-2032	10 000	6 000	16 000
2032-2039	20 000	8 000	28 000
2039-2047	25 000	3 000	28 000

5.3 Infrastructures de Formation

Infrastructure	Nombre	Capacité	Localisation
Campus microélectronique	5 → 10	25 000/an	Grenoble, Toulouse, Saclay, Rennes, Sophia
IUT spécialisés	20	15 000/an	Répartition nationale
Centres reconversion	15	10 000/an	Bassins industriels
Écoles doctorales	8	1 500/an	Métropoles universitaires

6. Gouvernance et Pilotage

6.1 Structure Proposée

6.2 Indicateurs de Pilotage (KPI)

Indicateur	2027	2032	2039	2047
Part composants FR/EU dans défense	20%	50%	75%	90%
Nœud technologique maîtrisé (nm)	28	14	7	3
Diplômés microélectronique/an	3 000	16 000	28 000	28 000
Emplois directs filière	50 000	90 000	160 000	200 000
Capacité production wafers/mois	20K	80K	200K	400K

7. Risques et Mitigation

7.1 Risques Majeurs Identifiés

Risque	Probabilité	Impact	Mitigation
Guerre commerciale/sanctions	Élevée	Critique	Stocks stratégiques, diversification
Fuite des talents	Moyenne	Élevé	Attractivité salariale, projets motivants
Retard technologique	Moyenne	Critique	Partenariats internationaux, R&D massive
Dépassement budgétaire	Élevée	Moyen	Jalons stricts, audit permanent
Coordination européenne défaillante	Moyenne	Élevé	Plan B national, accords bilatéraux
Disruption technologique (post-silicium)	Moyenne	Critique	Veille, investissement parallèle

7.2 Scénarios de Crise

Scénario A : Rupture approvisionnement Taiwan (2029-2032)

- Activation stocks stratégiques (18 mois)
- Accélération partenariat Intel Europe
- Rationnement composants avancés (priorité défense)

Scénario B : Échec coordination européenne (2030-2032)

- Repli sur programme national réduit
 - Focus noeuds matures (28-14nm)
 - Partenariats bilatéraux renforcés (Japon, Inde)
-

8. Cohérence avec Programme2027

Ce plan s'inscrit dans la vision **TOGAFrance** de gouvernance par l'architecture :

- **Couche Métier** : Souveraineté = fonction régaliennes, non négociable
- **Couche Données** : Cartographie complète des dépendances et flux
- **Couche Applications** : Stack logiciel souverain comme objectif secondaire
- **Couche Technologique** : Ce plan = transformation de la couche fondamentale

Les **180-228 Md€ d'économies** identifiés dans Programme2027 sur la gabegie administrative peuvent financer ce plan sans augmentation d'impôts. C'est un **transfert de la dépense improductive vers l'investissement stratégique**.

9. Conclusion

La souveraineté IT n'est pas un luxe mais une **nécessité existentielle** à l'ère de la compétition technologique sino-américaine. La France dispose des atouts (recherche, industrie, talents) mais manque de volonté politique et de vision systémique.

Ce plan propose une trajectoire réaliste, chiffrée, compatible avec les contraintes budgétaires si la France accepte de réallouer ses ressources vers l'investissement stratégique plutôt que la dépense courante improductive.

Le coût de l'inaction est supérieur au coût de l'action.

Document généré dans le cadre du projet GenToGen2027

Version 0.1 — À affiner avec données actualisées et validation d'experts

SVT_IT_ANX_00

Analyse des Impacts et Structure Annexes

SVT/TANX_00 — Analyse des Impacts et Structure des Annexes

Document Préparatoire au Plan de Souveraineté IT 2027-2047

Document de référence : SVT/T00

Classification : Public

Auteur : Jeff / Jagrat

Date : Janvier 2026

Version : 0.1

Objet du Document

Ce document réalise un tour d'horizon des impacts du plan de souveraineté IT et propose une structure d'annexes opérationnelles nécessaires à sa mise en œuvre.

1. Analyse des Impacts par Domaine

1.1 Capital Humain — Impacts Critiques

Constat de départ

- **Flux actuel** : ~3 000 diplômés/an en microélectronique (toutes spécialités)
- **Besoin cible** : 25 000-28 000 diplômés/an à horizon 2040
- **Gap** : Facteur x8 à x10 en 15 ans

Impacts identifiés

Dimension	Impact	Urgence
Formations inexistantes	Conception fonderie, lithographie, packaging 3D, mémoires DRAM	Critique
Profils hybrides manquants	Physique des matériaux + conception, Hardware + IA, Process + automatisation	Élevée
Reconversion industrielle	80 000 techniciens à former depuis autres secteurs (auto, aéro, chimie)	Élevée
Fuite des cerveaux	Compétition TSMC/Intel/Samsung qui recrutent en Europe à +50% salaires	Critique
Encadrement doctoral	Capacité actuelle insuffisante (500 thèses/an vs 1 500 nécessaires)	Moyenne
Langues et mobilité	Besoin d'anglais technique, stages internationaux obligatoires	Moyenne

Métiers à créer ou renforcer massivement

Catégorie	Métiers spécifiques	Volume estimé 2047
Conception	Architectes SoC, designers RISC-V, vérification formelle	15 000
Fabrication	Ingénieurs process, techniciens salle blanche, métrologues	60 000
Packaging	Spécialistes 3D-IC, interconnexions avancées, test	20 000
Équipements	Ingénieurs lithographie, plasma, dépôt, gravure	25 000
Logiciel embarqué	Firmware, drivers, OS temps réel, cybersécurité	40 000
Support	Maintenance, qualité, supply chain, HSE	40 000

1.2 Tissu Industriel — Impacts Structurels

Constat de départ

- Écosystème français concentré sur quelques acteurs (STMicro, Soitec, X-Fab)
- Quasi-absence d'équipementiers de rang mondial
- Supply chain fragmentée et dépendante

Chaîne de valeur à construire

Industries à créer

Maillon	Type d'entreprise	Nombre cible	Investissement
Matériaux	PME chimie électronique	5-8	2 Md€
Substrats	ETI silicium/SiC/GaN	3-5	3 Md€
Équipements lithographie	Champion national	1-2	8 Md€
Équipements process	ETI spécialisées	10-15	5 Md€
Métreologie/inspection	PME/ETI	5-8	2 Md€
Design fabless	Start-ups/scale-ups	20-30	3 Md€
EDA/CAO	Éditeurs logiciels	3-5	1 Md€
OSAT (packaging/test)	ETI	5-10	4 Md€
Total		~70 entreprises	28 Md€

1.3 Recherche et Innovation — Impacts Stratégiques

Constat de départ

- Excellence reconnue en R&D amont (CEA-Leti, CNRS, INRIA)
- Faiblesse chronique dans le passage à l'échelle industrielle ("valley of death")
- Écosystème de transfert technologique fragmenté

Impacts identifiés

Dimension	Impact	Actions requises
Transfert techno	Accélérer le passage TRL 4-6 vers TRL 7-9	Pilotes industriels, démonstrateurs
PI et brevets	Protéger les innovations stratégiques	Stratégie brevets offensive, fonds défensif
Ruptures techno	Anticiper le post-silicium	Programmes graphène, quantique, photonique
Coopération EU	Mutualiser les efforts R&D	IPCEI, Horizon Europe, bilatéraux
Brain drain	Retenir les chercheurs	Passerelles public-privé, salaires compétitifs

Feuille de route technologique simplifiée

Horizon	Technologie	Objectif France/EU	TRL actuel → cible
2027-2030	FDSOI 18nm	Production volume	TRL 9 (acquis)
2030-2035	FinFET 14/10nm	Production souveraine	TRL 6 → 9
2032-2038	GAA 7/5nm	Codéveloppement EU	TRL 4 → 8
2035-2042	CFET 3nm	Participation EU	TRL 3 → 7
2040-2047	Post-silicium	Leadership niches	TRL 2 → 6

1.4 Impacts Territoriaux et Sociaux

Constat de départ

- Concentration historique sur le sillon alpin (Grenoble)
- Risque de déserts industriels dans autres régions
- Enjeux d'acceptabilité (eau, énergie, produits chimiques)

Cartographie des impacts territoriaux

Pôle	Vocation	Emplois directs 2047	Enjeux spécifiques
Grenoble-Crolles	Fab avancée, R&D	50 000	Eau, foncier, transport
Saclay-Paris	R&D, design, IA	30 000	Coût de vie, logement
Toulouse	Spatial, embarqué, test	20 000	Diversification aéro
Rennes-Lannion	Télécom, cybersécurité	15 000	Attractivité talents
Sophia Antipolis	Design, logiciel	15 000	Concurrence internationale
Tours-Bordeaux	Power electronics, auto	20 000	Reconversion filières
Bassins reconversion	Techniciens, support	50 000	Formation, mobilité

Impacts sociaux

Dimension	Impact positif	Risque	Mitigation
Emploi	+200 000 emplois qualifiés	Pénurie main d'œuvre	Formation massive
Salaires	Hausse secteur tech	Inflation locale	Logement, transport
Reconversion	Opportunités nouveaux métiers	Inadéquation compétences	Accompagnement personnalisé
Environnement	Technologies propres	Consommation eau/énergie	Recyclage, ENR

1.5 Impacts Juridiques et Réglementaires

Adaptations législatives nécessaires

Domaine	Mesure	Véhicule législatif
Investissements étrangers	Renforcement screening secteur semiconducteurs	Décret IEF
Marchés publics	Clause de souveraineté pour composants critiques	Code marchés publics
Environnement	Procédures accélérées pour fabs stratégiques	Loi industrie verte
Formation	Création diplômes nationaux microélectronique	Arrêtés ministériels
Recherche	Statut chercheur-entrepreneur facilité	Loi programmation recherche
Fiscalité	CIR renforcé semiconducteurs, zones franches	Loi de finances

2. Structure des Annexes Proposées

Vue d'ensemble

Réf.	Titre	Pages estimées	Priorité
SVT/TANX_A	Référentiel des Métiers et Compétences	40-50	P1
SVT/TANX_B	Plan de Formation et Cursus	30-40	P1
SVT/TANX_C	Cartographie Industrielle Cible	35-45	P1
SVT/TANX_D	Feuille de Route Technologique	25-35	P2
SVT/TANX_E	Schéma Territorial d'Implantation	20-30	P2
SVT/TANX_F	Cadre Juridique et Réglementaire	20-25	P2
SVT/TANX_G	Matrice des Risques Détaillée	15-20	P3
SVT/TANX_H	Plan de Financement Détaillé	25-30	P2
SVT/TANX_I	Benchmark International	20-25	P3
SVT/TANX_J	Indicateurs et Tableau de Bord	15-20	P2

2.1 SVT/TANX_A — Référentiel des Métiers et Compétences

Objectif : Définir précisément les profils nécessaires, les compétences associées et les volumes par phase.

Contenu prévu :

1. Nomenclature des métiers (60+ fiches)

- Famille : Conception / Fabrication / Équipements / Test / Support
- Pour chaque métier : mission, compétences clés, formation requise, salaire indicatif

2. Matrice compétences

- Compétences techniques (hard skills)
- Compétences transverses (soft skills)
- Niveaux de maîtrise (junior/confirmé/expert)

3. Gap analysis

- Situation actuelle vs cible par métier
- Identification des tensions critiques

4. Pyramide des qualifications

- Répartition docteurs / ingénieurs / techniciens / opérateurs
- Évolution par phase

Exemple de fiche métier :

2.2 SVT/TANX_B — Plan de Formation et Cursus

Objectif : Définir les cursus à créer, adapter ou renforcer pour atteindre les volumes de formation requis.

Contenu prévu :

1. Diagnostic de l'offre actuelle

- Cartographie des formations existantes
- Capacités et taux de remplissage
- Adéquation avec besoins industriels

2. Nouveaux cursus à créer

Niveau	Intitulé	Établissements cibles	Capacité/an
Bac+2	BTS Microélectronique et Salle Blanche	20 IUT	2 000
Bac+3	BUT Fabrication Semiconducteurs	15 IUT	1 500
Bac+3	Licence Pro Packaging Électronique	10 universités	800
Bac+5	Master Conception Circuits Intégrés	8 universités	1 000
Bac+5	Diplôme ingénieur spé Fonderie	5 écoles	500
Bac+8	Doctorat industriel Microélectronique	National	500

3. Réforme des cursus existants

- Renforcement modules semiconducteurs dans écoles généralistes
 - Stages obligatoires en industrie (6 mois minimum)
 - Certifications professionnelles reconnues
- 4. Formation continue et reconversion**
- Programmes courts (3-6 mois) pour reconversion
 - VAE adaptée aux métiers de la microélectronique
 - Partenariats Pôle Emploi / OPCO
- 5. Attractivité internationale**
- Programmes en anglais
 - Bourses talents étrangers
 - Passerelles visa-emploi
-

2.3 SVT/TANX_C — Cartographie Industrielle Cible

Objectif : Définir précisément l'écosystème industriel à construire, maillon par maillon.

Contenu prévu :

1. Analyse de la chaîne de valeur actuelle

- Acteurs existants par segment
- Parts de marché et positionnement
- Forces et faiblesses

2. Chaîne de valeur cible 2047

Segment	Acteurs actuels FR	Acteurs cibles 2047	Gap
Silicium	Soitec (substrats)	Soitec x2 + 2 nouveaux	+2
Chimie électronique	Air Liquide (partiel)	5 PME spécialisées	+4
Équipements litho	Néant	1-2 champions	+2
Équipements process	Quelques PME	10-15 ETI	+10
Fonderie	STMicro, X-Fab	+2 fabs avancées	+2
Design fabless	Quelques start-ups	20-30 scale-ups	+25
OSAT	Néant significatif	5-10 ETI	+8

3. Fiches entreprises à créer

- Business model type
- Investissement requis
- Partenaires potentiels
- Timeline de création

4. Stratégie de consolidation

- Fusions-acquisitions souhaitables
 - Champions nationaux vs tissu PME/ETI
 - Articulation avec écosystème européen
-

2.4 SVT/TANX_D — Feuille de Route Technologique

Objectif : Définir les jalons technologiques, les programmes R&D et l'articulation recherche-industrie.

Contenu prévu :

1. Roadmap technologique détaillée

- Par nœud technologique (28nm → 3nm → post-silicium)
- TRL et jalons de maturité
- Dépendances critiques

2. Programmes R&D structurants

Programme	Budget	Durée	Porteur	Partenaires
RISC-V Souverain	2 Md€	2027-2035	CEA	STMicro, Thales, Kalray
Mémoires HBM	3 Md€	2030-2040	STMicro	CEA-Leti, IMEC
Litho DUV+	4 Md€	2028-2038	Nouvel acteur	ASML (licence), Zeiss
Photonique intégrée	2 Md€	2032-2045	III-V Lab	Thales, Nokia
Calcul quantique	3 Md€	2027-2047	CEA	Pasqal, Alice&Bob, Quandela

3. Mécanismes de transfert technologique

- Lignes pilotes mutualisées
- Plateformes de prototypage
- Contrats de licence et spin-offs

2.5 SVT/TANX_E — Schéma Territorial d'Implantation

Objectif : Définir la répartition géographique optimale des investissements.

Contenu prévu :

1. Critères de localisation

- Disponibilité foncière et utilities (eau, énergie)
- Bassin d'emploi et formation
- Écosystème existant
- Accessibilité et qualité de vie

2. Carte des implantations cibles

- Fabs : Grenoble, Saclay, nouveau site (Nord/Est ?)
- Campus formation : 5 sites principaux + maillage IUT
- Centres R&D : articulation avec pôles existants

3. Impact territorial par région

- Emplois créés
- Investissements induits
- Besoins infrastructure (logement, transport)

4. Équilibre territorial

- Répartition équitable vs efficacité économique
- Rôle des métropoles vs villes moyennes
- Reconversion des territoires industriels

2.6 SVT/TANX_F — Cadre Juridique et Réglementaire

Objectif : Identifier les adaptations législatives et réglementaires nécessaires.

Contenu prévu :

1. Screening des investissements étrangers

- Extension du périmètre IEF aux semiconducteurs
- Procédures d'autorisation accélérées pour investissements souverains

2. Commande publique

- Clauses de préférence souveraineté
- Critères extra-financiers (localisation, sécurité)

3. Droit de l'environnement

- Procédures simplifiées pour projets d'intérêt national
- Compensation carbone et eau

4. Droit du travail et formation

- Création de nouveaux diplômes d'État
- Cadre juridique des reconversions massives

5. Fiscalité incitative

- CIR majoré semiconducteurs
- Zones franches technologiques

2.7 SVT/TANX_G — Matrice des Risques Détaillée

Objectif : Analyser exhaustivement les risques et définir les plans de contingence.

Contenu prévu :

1. Matrice probabilité/impact

- 30-40 risques identifiés
- Cotation et priorisation

2. Fiches risques détaillées

- Description, causes, conséquences
- Indicateurs d'alerte
- Actions de mitigation
- Plan de contingence

3. Scénarios de crise

- Rupture Taiwan
- Guerre commerciale élargie
- Échec coordination européenne
- Disruption technologique

2.8 SVT/TANX_H — Plan de Financement Détaillé

Objectif : Détails les sources et mécanismes de financement.

Contenu prévu :

1. Budget détaillé par ligne

- Ventilation des 180-220 Md€
- Échéancier annuel

2. Sources de financement

- Budget État (PLF, PIA)
- Fonds européens (IPCEI, Chips Act, NextGenEU)
- BPI France et CDC
- Investisseurs privés et PPP

3. Véhicules financiers

- Agence nationale de financement
- Fonds souverain dédié
- Garanties publiques

4. Retour sur investissement

- Recettes fiscales générées
- Balance commerciale
- Externalités positives

2.9 SVT/TANX_I — Benchmark International

Objectif : Analyser les stratégies des autres pays pour en tirer des enseignements.

Contenu prévu :

1. États-Unis : CHIPS Act, stratégie Intel

2. Chine : Made in China 2025, SMIC, subventions massives

3. Taïwan : Modèle TSMC, écosystème intégré

4. Corée du Sud : Samsung/SK Hynix, soutien étatique

5. Japon : Renaissance semiconducteurs, Ravidus

6. Europe : Chips Act européen, IPCEI, coordination

Enseignements clés :

- Facteurs de succès
- Erreurs à éviter
- Applicabilité au contexte français

2.10 SVT/TANX_J — Indicateurs et Tableau de Bord

Objectif : Définir les KPI de pilotage et le système de reporting.

Contenu prévu :

1. Indicateurs stratégiques (10-15)

- Taux de souveraineté par segment

- Emplois créés
 - Nœud technologique maîtrisé
- 2. Indicateurs opérationnels (30-50)**
- Par phase et par programme
 - Avancement physique et financier
- 3. Tableau de bord type**
- Fréquence de mise à jour
 - Circuits de reporting
 - Seuils d'alerte
-

3. Priorisation et Calendrier de Production

Phase 1 : Annexes critiques (T1-T2 2027)

Annexe	Livrable	Responsable suggéré
ANX_A	Référentiel métiers V1	DGEFP + Branches
ANX_B	Plan formation V1	MESRI + Régions
ANX_C	Cartographie industrielle V1	DGE + BPI

Phase 2 : Annexes structurantes (T3-T4 2027)

Annexe	Livrable	Responsable suggéré
ANX_D	Roadmap techno V1	CEA + ANR
ANX_E	Schéma territorial V1	ANCT + Régions
ANX_F	Cadre juridique V1	SGG + Ministères
ANX_H	Plan financement V1	DG Trésor + BPI
ANX_J	Tableau de bord V1	SGPI

Phase 3 : Annexes complémentaires (2028)

Annexe	Livrable	Responsable suggéré
ANX_G	Matrice risques V1	SGDSN + DGE
ANX_I	Benchmark V1	DG Trésor + DGE

4. Conclusion

L'ampleur du plan de souveraineté IT nécessite un corpus documentaire structuré et opérationnel. Les 10 annexes proposées couvrent l'ensemble des dimensions critiques :

- **Capital humain** (ANXA, ANXB) : Former 500 000 personnes
- **Industrie** (ANX_C) : Créer ~70 entreprises stratégiques
- **Technologie** (ANX_D) : Maîtriser le nœud 3nm
- **Territoire** (ANX_E) : Équilibrer concentration et diffusion
- **Cadre** (ANXF, ANXG, ANX_H) : Sécuriser l'exécution
- **Pilotage** (ANXI, ANXJ) : Mesurer et ajuster

La priorité absolue porte sur les annexes A, B et C qui conditionnent la faisabilité même du plan : sans les hommes et les entreprises, aucune fab ne peut tourner.

Document préparatoire — Version 0.1

Projet GenToGen2027 / TOGAFrance

SVT_IT_ANX_A

Référentiel des Métiers et Compétences

SVT/TANX_A — Référentiel des Métiers et Compétences

Plan de Souveraineté IT 2027-2047

Document de référence : SVT/T00, SVT/TANX_00

Classification : Public

Auteur : Jeff / Jagrat

Date : Janvier 2026

Version : 0.1

Sommaire

1. Introduction et Méthodologie
 2. Nomenclature des Familles de Métiers
 3. Fiches Métiers Détaillées
 4. Matrice des Compétences
 5. Gap Analysis : Situation Actuelle vs Cible
 6. Pyramide des Qualifications
 7. Tensions et Priorités de Formation
-

1. Introduction et Méthodologie

1.1 Objectif du Référentiel

Ce référentiel définit l'ensemble des métiers nécessaires à la mise en œuvre du plan de souveraineté IT. Il constitue la base pour :

- Dimensionner les besoins en formation (ANX_B)
- Orienter les créations d'entreprises (ANX_C)
- Piloter les politiques d'attractivité des talents
- Mesurer les progrès via des indicateurs RH

1.2 Périmètre

Le référentiel couvre la chaîne de valeur complète des semiconducteurs :

1.3 Structure des Fiches Métiers

Chaque fiche métier suit un format standardisé :

Champ	Description
Code métier	Identifiant unique (FAM-XXX)
Intitulé	Nom du métier
Famille	Catégorie principale
Niveau	Qualification requise
Mission	Description synthétique
Activités principales	Liste des tâches clés
Compétences techniques	Hard skills requis
Compétences transverses	Soft skills requis
Formation type	Parcours recommandé
Expérience	Années requises (junior/confirmé/senior)
Salaire indicatif	Fourchette en K€ brut annuel
Volume cible 2047	Effectif national visé
Tension actuelle	Critique / Élevée / Moyenne / Faible
Évolution	Passerelles possibles

2. Nomenclature des Familles de Métiers

2.1 Vue d'Ensemble

Code	Famille	Sous-familles	Métiers	Volume 2047
RD	Recherche & Développement	3	12	18 000
CO	Conception & Design	4	16	35 000
FA	Fabrication & Process	5	22	65 000
EQ	Équipements & Maintenance	3	10	28 000
PK	Packaging & Test	3	9	22 000
SU	Support & Fonctions Transverses	4	12	32 000
TOTAL		22	81	200 000

2.2 Arborescence Détailée

3. Fiches Métiers Détallées

3.1 Famille RD — Recherche & Développement

RD-REC-001 — Chercheur Physique des Semiconducteurs

Champ	Valeur
Code	RD-REC-001
Intitulé	Chercheur Physique des Semiconducteurs
Famille	Recherche & Développement
Sous-famille	Recherche Fondamentale
Niveau	Bac+8 (Doctorat)

Mission

Conduire des travaux de recherche fondamentale sur les propriétés physiques des matériaux semiconducteurs et les phénomènes quantiques associés, en vue d'applications industrielles à moyen/long terme.

Activités principales

- Définir et conduire des programmes de recherche sur les matériaux émergents (SiC, GaN, 2D materials)
- Modéliser les phénomènes physiques aux échelles nanométriques

- Publier dans des revues scientifiques de rang A
- Encadrer doctorants et post-doctorants
- Participer aux consortiums de recherche européens
- Assurer la veille scientifique internationale

Compétences techniques

Compétence	Niveau requis
Physique quantique et du solide	Expert
Simulation ab initio (DFT, Monte-Carlo)	Expert
Caractérisation avancée (TEM, SIMS, XPS)	Avancé
Programmation scientifique (Python, C++)	Avancé
Rédaction scientifique anglais	Expert

Compétences transverses

- Créativité et curiosité scientifique
- Rigueur méthodologique
- Communication scientifique
- Travail en réseau international
- Encadrement d'équipe

Formation type

- Doctorat en physique des semiconducteurs, physique du solide ou science des matériaux
- Post-doctorat international recommandé (2-3 ans)
- Établissements : ENS, Polytechnique, universités (Grenoble, Saclay, Bordeaux)

Expérience

Niveau	Années	Responsabilités
Junior	0-3	Chercheur associé, thèmes définis
Confirmé	3-8	Responsable de thème, encadrement
Senior	8+	Directeur de recherche, stratégie

Rémunération indicative

Niveau	Secteur public	Secteur privé
Junior	35-45 K€	45-55 K€
Confirmé	45-60 K€	55-75 K€
Senior	60-80 K€	75-120 K€

Volume cible 2047 : 2 500

Tension actuelle : Élevée

Évolutions possibles

- Directeur de laboratoire
- Chief Scientist industrie
- Consultant expert

- Entrepreneur deep tech
-

RD-REC-002 — Chercheur Matériaux Avancés

Champ	Valeur
Code	RD-REC-002
Intitulé	Chercheur Matériaux Avancés
Famille	Recherche & Développement
Sous-famille	Recherche Fondamentale
Niveau	Bac+8 (Doctorat)

Mission

Développer et caractériser de nouveaux matériaux pour les générations futures de composants : matériaux 2D (graphène, MoS2), matériaux III-V, oxydes fonctionnels, matériaux pour le quantique.

Activités principales

- Synthétiser et caractériser des matériaux émergents
- Développer des procédés de croissance (MBE, MOCVD, ALD)
- Étudier les interfaces et hétérostructures
- Évaluer le potentiel d'intégration industrielle
- Collaborer avec les équipes process et intégration
- Protéger les innovations (brevets)

Compétences techniques

Compétence	Niveau requis
Science des matériaux	Expert
Techniques de croissance cristalline	Expert
Caractérisation structurale (XRD, AFM)	Expert
Caractérisation électrique	Avancé
Thermodynamique des matériaux	Avancé

Compétences transverses

- Approche expérimentale rigoureuse
- Patience et persévérance
- Collaboration interdisciplinaire
- Sensibilité aux enjeux industriels

Formation type

- Doctorat en science des matériaux, chimie du solide ou physique
- Spécialisation matériaux pour la microélectronique
- Établissements : Grenoble INP, INSA Lyon, Centrale Lyon

Volume cible 2047 : 2 000

Tension actuelle : Élevée

Rémunération indicative : 40-100 K€ selon niveau et secteur

RD-APP-001 — Ingénieur R&D Process

Champ	Valeur
Code	RD-APP-001
Intitulé	Ingénieur R&D Process
Famille	Recherche & Développement
Sous-famille	Recherche Appliquée
Niveau	Bac+5 / Bac+8

Mission

Développer et optimiser les procédés de fabrication pour les nœuds technologiques futurs, en assurant la transition entre recherche et production.

Activités principales

- Concevoir et réaliser des expériences sur les procédés (DOE)
- Caractériser les performances des procédés
- Optimiser les fenêtres de process
- Rédiger les spécifications pour le transfert industriel
- Collaborer avec les équipementiers
- Former les équipes de production

Compétences techniques

Compétence	Niveau requis
Physique des procédés (plasma, CVD, etc.)	Expert
Plans d'expériences (DOE)	Expert
Statistiques industrielles (SPC, Cpk)	Avancé
Métrieologie semiconducteurs	Avancé
Simulation procédés (TCAD)	Intermédiaire

Compétences transverses

- Esprit analytique
- Orientation résultats
- Communication technique
- Travail en équipe projet

Formation type

- Ingénieur + Master spécialisé microélectronique
- Doctorat apprécié pour R&D avancée
- Établissements : Phelma, INSA, Polytechnique, CentraleSupélec

Volume cible 2047 : 5 000

Tension actuelle : Critique

Rémunération indicative : 42-90 K€

RD-TRA-001 — Ingénieur Industrialisation

Champ	Valeur
Code	RD-TRA-001
Intitulé	Ingénieur Industrialisation
Famille	Recherche & Développement
Sous-famille	Transfert Technologique
Niveau	Bac+5

Mission

Assurer le passage à l'échelle industrielle des procédés et technologies développés en R&D, en garantissant reproductibilité, rendement et coût.

Activités principales

- Piloter les transferts R&D → Production
- Définir les gammes de fabrication industrielles
- Qualifier les procédés en volume
- Optimiser les rendements (yield ramp)
- Gérer les interfaces R&D / Production / Équipementiers
- Documenter les procédures et former les équipes

Compétences techniques

Compétence	Niveau requis
Procédés de fabrication semiconducteurs	Expert
Gestion de projet technique	Expert
Lean manufacturing	Avancé
Analyse de rendement	Expert
Gestion de la qualité	Avancé

Compétences transverses

- Leadership transversal
- Gestion des priorités
- Communication multi-niveaux
- Résolution de problèmes complexes

Formation type

- Ingénieur généraliste + spécialisation microélectronique
- Expérience en fab indispensable
- MBA ou formation management appréciée

Volume cible 2047 : 3 500

Tension actuelle : Critique

Rémunération indicative : 50-95 K€

3.2 Famille CO — Conception & Design

CO-ARC-001 — Architecte SoC

Champ	Valeur
Code	CO-ARC-001
Intitulé	Architecte SoC (System-on-Chip)
Famille	Conception & Design
Sous-famille	Architecture
Niveau	Bac+5 / Bac+8

Mission

Définir l'architecture globale des circuits intégrés complexes (SoC), en optimisant performances, consommation, surface et coût pour répondre aux spécifications système.

Activités principales

- Analyser les spécifications système et définir l'architecture
- Partitionner les fonctions hardware/software
- Sélectionner et intégrer les IP (processeurs, mémoires, interfaces)
- Définir l'architecture mémoire et les interconnexions
- Modéliser et simuler les performances système
- Piloter les équipes de conception détaillée

Compétences techniques

Compétence	Niveau requis
Architecture des processeurs	Expert
Protocoles de communication (AMBA, PCIe, etc.)	Expert
Modélisation système (SystemC, TLM)	Expert
Conception basse consommation	Expert
Sécurité hardware	Avancé

Compétences transverses

- Vision système
- Capacité d'abstraction
- Leadership technique
- Négociation (trade-offs)

Formation type

- Ingénieur électronique/informatique + spécialisation conception

- Doctorat en architecture des systèmes apprécié
- Établissements : Phelma, ENSIMAG, Télécom Paris, ISAE

Volume cible 2047 : 3 000

Tension actuelle : Critique

Rémunération indicative : 55-130 K€

CO-ARC-002 — Architecte CPU/GPU

Champ	Valeur
Code	CO-ARC-002
Intitulé	Architecte CPU/GPU
Famille	Conception & Design
Sous-famille	Architecture
Niveau	Bac+5 / Bac+8

Mission

Concevoir l'architecture des processeurs (CPU, GPU, accélérateurs IA), en définissant le jeu d'instructions, le pipeline, les caches et les unités de calcul.

Activités principales

- Définir l'ISA (Instruction Set Architecture) ou implémenter RISC-V
- Concevoir les pipelines d'exécution
- Optimiser les hiérarchies de cache
- Développer les unités vectorielles et matricielles (IA)
- Analyser les benchmarks et optimiser les performances
- Collaborer avec les équipes compilateurs et OS

Compétences techniques

Compétence	Niveau requis
Architecture des processeurs (pipeline, cache)	Expert
Jeux d'instructions (x86, ARM, RISC-V)	Expert
Microarchitecture	Expert
Simulation de performance	Expert
Compilation et optimisation	Avancé

Compétences transverses

- Pensée algorithmique
- Créativité architecturale
- Veille technologique permanente
- Collaboration internationale

Formation type

- Doctorat en architecture des ordinateurs fortement recommandé

- École d'ingénieur informatique/électronique
- Parcours recherche ou R&D industrie

Volume cible 2047 : 2 000

Tension actuelle : Critique

Rémunération indicative : 60-150 K€

CO-RTL-001 — Ingénieur Conception RTL

Champ	Valeur
Code	CO-RTL-001
Intitulé	Ingénieur Conception RTL
Famille	Conception & Design
Sous-famille	Conception Logique
Niveau	Bac+5

Mission

Concevoir et coder les blocs fonctionnels des circuits intégrés au niveau RTL (Register Transfer Level) en Verilog ou VHDL.

Activités principales

- Traduire les spécifications en code RTL synthétisable
- Concevoir les machines d'état et chemins de données
- Optimiser pour la surface, la vitesse et la consommation
- Réaliser les simulations fonctionnelles
- Collaborer avec les équipes vérification et physique
- Documenter les designs

Compétences techniques

Compétence	Niveau requis
Langages HDL (Verilog, SystemVerilog, VHDL)	Expert
Conception synchrone	Expert
Synthèse logique	Avancé
Protocoles standards (AXI, APB, I2C, SPI)	Avancé
Outils EDA (Synopsys, Cadence)	Avancé

Compétences transverses

- Rigueur et attention aux détails
- Capacité de débogage
- Travail en équipe
- Documentation technique

Formation type

- Ingénieur électronique numérique

- Master conception de circuits intégrés
- Établissements : Phelma, ENSEIRB, ENSEEIHT, Polytech

Volume cible 2047 : 8 000

Tension actuelle : Élevée

Rémunération indicative : 40-80 K€

CO-RTL-002 — Ingénieur Conception RISC-V

Champ	Valeur
Code	CO-RTL-002
Intitulé	Ingénieur Conception RISC-V
Famille	Conception & Design
Sous-famille	Conception Logique
Niveau	Bac+5

Mission

Concevoir et implémenter des coeurs processeurs basés sur l'architecture ouverte RISC-V, contribuant à la souveraineté technologique.

Activités principales

- Implémenter des coeurs RISC-V (RV32/RV64)
- Développer des extensions custom (accélération, sécurité)
- Optimiser les performances et la consommation
- Contribuer à l'écosystème open source RISC-V
- Intégrer les coeurs dans des SoC
- Assurer la compatibilité avec les chaînes de compilation

Compétences techniques

Compétence	Niveau requis
Architecture RISC-V (ISA, extensions)	Expert
Conception RTL avancée	Expert
Microarchitecture processeurs	Avancé
Écosystème open source hardware	Avancé
Outils de vérification	Avancé

Compétences transverses

- Esprit communautaire (open source)
- Autonomie
- Veille technologique
- Communication en anglais

Formation type

- Ingénieur électronique/informatique

- Spécialisation architecture des processeurs
- Contribution open source appréciée

Volume cible 2047 : 2 500

Tension actuelle : Critique (compétence rare)

Rémunération indicative : 45-95 K€

CO-PHY-001 — Ingénieur Place & Route

Champ	Valeur
Code	CO-PHY-001
Intitulé	Ingénieur Place & Route
Famille	Conception & Design
Sous-famille	Conception Physique
Niveau	Bac+5

Mission

Réaliser l'implémentation physique des circuits intégrés : placement des cellules, routage des interconnexions, optimisation du timing et de la consommation.

Activités principales

- Définir le floorplan et la stratégie de placement
- Réaliser le placement et le routage automatisés
- Optimiser le timing (setup, hold) et la consommation
- Gérer les contraintes physiques (IR drop, congestion)
- Générer les fichiers pour la fabrication (GDS)
- Collaborer avec les équipes RTL et foundry

Compétences techniques

Compétence	Niveau requis
Outils P&R (Innovus, ICC2)	Expert
Analyse de timing statique (STA)	Expert
Conception basse consommation (UPF/CPF)	Avancé
DRC/LVS et règles de design	Avancé
Scripting (Tcl, Python)	Avancé

Compétences transverses

- Patience et persévérance
- Sens de l'optimisation
- Rigueur méthodologique
- Travail itératif

Formation type

- Ingénieur électronique

- Master conception physique
- Formation outils EDA indispensable

Volume cible 2047 : 4 000

Tension actuelle : Élevée

Rémunération indicative : 42-85 K€

CO-VER-001 — Ingénieur Vérification Fonctionnelle

Champ	Valeur
Code	CO-VER-001
Intitulé	Ingénieur Vérification Fonctionnelle
Famille	Conception & Design
Sous-famille	Vérification
Niveau	Bac+5

Mission

Vérifier le bon fonctionnement des designs RTL par simulation, en développant des environnements de test et en assurant la couverture fonctionnelle.

Activités principales

- Développer les plans de vérification
- Créer les environnements de test (UVM)
- Écrire les testbenches et assertions
- Analyser la couverture fonctionnelle et de code
- Déboguer les designs en collaboration avec les concepteurs
- Documenter les résultats de vérification

Compétences techniques

Compétence	Niveau requis
Méthodologie UVM	Expert
SystemVerilog pour la vérification	Expert
Assertions (SVA)	Avancé
Outils de simulation (VCS, Xcelium)	Expert
Couverture fonctionnelle	Expert

Compétences transverses

- Esprit critique et scepticisme constructif
- Rigueur et exhaustivité
- Communication avec les concepteurs
- Documentation

Formation type

- Ingénieur électronique numérique

- Certification UVM appréciée
- Établissements : écoles d'ingénieurs électronique

Volume cible 2047 : 6 000

Tension actuelle : Élevée

Rémunération indicative : 42-85 K€

3.3 Famille FA — Fabrication & Process

FA-LIT-001 — Ingénieur Process Lithographie

Champ	Valeur
Code	FA-LIT-001
Intitulé	Ingénieur Process Lithographie
Famille	Fabrication & Process
Sous-famille	Lithographie
Niveau	Bac+5

Mission

Développer et optimiser les procédés de photolithographie pour définir les motifs nanométriques sur les wafers avec la précision requise.

Activités principales

- Développer les procédés de résine et exposition
- Optimiser les paramètres d'exposition (focus, dose)
- Qualifier les nouvelles technologies (EUV, immersion)
- Collaborer avec les fournisseurs de résines et équipements
- Analyser les défauts et améliorer les rendements
- Former les techniciens

Compétences techniques

Compétence	Niveau requis
Optique et photochimie	Expert
Procédés lithographiques (DUV, EUV)	Expert
Métrologie dimensionnelle (CD-SEM, scatterometry)	Expert
Statistiques et DOE	Avancé
OPC et computational lithography	Intermédiaire

Compétences transverses

- Rigueur expérimentale
- Résolution de problèmes

- Collaboration équipementiers
- Gestion de projets

Formation type

- Ingénieur physique ou matériaux
- Spécialisation microélectronique
- Établissements : Phelma, INSA, Centrale

Volume cible 2047 : 3 500

Tension actuelle : Critique

Rémunération indicative : 45-90 K€

FA-LIT-002 — Technicien Lithographie

Champ	Valeur
Code	FA-LIT-002
Intitulé	Technicien Lithographie
Famille	Fabrication & Process
Sous-famille	Lithographie
Niveau	Bac+2/3

Mission

Opérer et maintenir les équipements de lithographie en salle blanche, réaliser les procédés selon les gammes établies et assurer la qualité des opérations.

Activités principales

- Opérer les équipements de lithographie (scanner, track)
- Réaliser les contrôles qualité (CD, overlay)
- Effectuer les maintenances de premier niveau
- Remonter les dérives et anomalies
- Participer aux qualifications de procédés
- Respecter les protocoles salle blanche

Compétences techniques

Compétence	Niveau requis
Conduite équipements lithographie	Expert
Protocoles salle blanche	Expert
Métrologie de base	Avancé
Maintenance préventive	Avancé
Lecture de gammes de fabrication	Expert

Compétences transverses

- Rigueur et discipline
- Attention aux détails

- Travail en équipe postée
- Réactivité

Formation type

- BTS/DUT électronique, physique ou chimie
- Formation interne salle blanche (3-6 mois)
- Certification équipements

Volume cible 2047 : 8 000

Tension actuelle : Élevée

Rémunération indicative : 28-45 K€

FA-GRA-001 — Ingénieur Process Gravure Plasma

Champ	Valeur
Code	FA-GRA-001
Intitulé	Ingénieur Process Gravure Plasma
Famille	Fabrication & Process
Sous-famille	Gravure & Dépôt
Niveau	Bac+5

Mission

Développer et optimiser les procédés de gravure plasma (RIE, ICP) pour transférer les motifs dans les différentes couches du circuit.

Activités principales

- Développer les recettes de gravure pour différents matériaux
- Optimiser les profils de gravure (anisotropie, sélectivité)
- Caractériser les plasmas et comprendre les mécanismes
- Résoudre les problèmes de défectivité liés à la gravure
- Collaborer avec les équipementiers
- Qualifier les nouveaux équipements

Compétences techniques

Compétence	Niveau requis
Physique des plasmas	Expert
Procédés de gravure (Si, métaux, diélectriques)	Expert
Diagnostics plasma (OES, endpoint)	Avancé
Métrologie de profil	Avancé
DOE et optimisation	Avancé

Compétences transverses

- Esprit analytique
- Rigueur scientifique

- Collaboration interdisciplinaire
- Pédagogie

Formation type

- Ingénieur physique ou chimie
- Spécialisation plasmas ou microélectronique
- Doctorat apprécié

Volume cible 2047 : 3 000

Tension actuelle : Élevée

Rémunération indicative : 45-85 K€

FA-INT-002 — Ingénieur Yield Enhancement

Champ	Valeur
Code	FA-INT-002
Intitulé	Ingénieur Yield Enhancement
Famille	Fabrication & Process
Sous-famille	Intégration & Yield
Niveau	Bac+5

Mission

Améliorer continuellement les rendements de fabrication en identifiant et éliminant les causes de pertes (défauts, variations de process).

Activités principales

- Analyser les données de rendement (yield) et identifier les pertes
- Corréler les défauts aux étapes de process
- Piloter les plans d'amélioration du rendement
- Développer les modèles prédictifs de yield
- Collaborer avec toutes les équipes process
- Reporter les indicateurs de performance

Compétences techniques

Compétence	Niveau requis
Analyse de données massives (data mining)	Expert
Statistiques industrielles	Expert
Process de fabrication semiconducteurs	Avancé
Outils de yield management	Expert
Programmation (Python, SQL)	Avancé

Compétences transverses

- Esprit de synthèse
- Communication transverse

- Orientation résultats
- Persévérance

Formation type

- Ingénieur généraliste ou électronique
- Compétences data science
- Expérience fab indispensable

Volume cible 2047 : 2 500

Tension actuelle : Élevée

Rémunération indicative : 48-90 K€

FA-INT-006 — Opérateur Salle Blanche

Champ	Valeur
Code	FA-INT-006
Intitulé	Opérateur Salle Blanche
Famille	Fabrication & Process
Sous-famille	Intégration & Yield
Niveau	Bac / Bac Pro

Mission

Réaliser les opérations de fabrication en salle blanche selon les gammes établies, en respectant les protocoles de qualité et de sécurité.

Activités principales

- Charger/décharger les wafers sur les équipements
- Suivre les gammes de fabrication
- Réaliser les contrôles visuels et mesures de routine
- Remonter les anomalies
- Maintenir la propreté de l'environnement
- Participer aux inventaires et à la traçabilité

Compétences techniques

Compétence	Niveau requis
Protocoles salle blanche	Expert
Manipulation wafers	Expert
Lecture de gammes	Avancé
Utilisation des systèmes MES	Avancé
Contrôles visuels	Avancé

Compétences transverses

- Rigueur et discipline
- Respect des consignes

- Travail en équipe
- Résistance au travail posté

Formation type

- Bac Pro ou Bac technologique
- Formation interne salle blanche (2-4 mois)
- Habilitations spécifiques

Volume cible 2047 : 15 000

Tension actuelle : Moyenne

Rémunération indicative : 24-35 K€

3.4 Famille EQ — Équipements & Maintenance

EQ-DEV-001 — Ingénieur Conception Équipements

Champ	Valeur
Code	EQ-DEV-001
Intitulé	Ingénieur Conception Équipements Semiconducteurs
Famille	Équipements & Maintenance
Sous-famille	Développement Équipements
Niveau	Bac+5

Mission

Concevoir et développer les équipements de fabrication de semiconducteurs (gravure, dépôt, lithographie, métrologie).

Activités principales

- Concevoir les sous-systèmes mécaniques, électriques, fluidiques
- Développer les chambres de process (plasma, vide)
- Intégrer les systèmes de contrôle et automatisation
- Réaliser les prototypes et les valider
- Collaborer avec les clients (fabs) pour le cahier des charges
- Assurer le transfert en production

Compétences techniques

Compétence	Niveau requis
Conception mécanique (CAO 3D)	Expert
Techniques du vide et plasmas	Expert
Automatisation et contrôle	Avancé
Thermique et fluidique	Avancé

Compétence	Niveau requis
Normes semi-conducteurs (SEMI)	Avancé

Compétences transverses

- Créativité technique
- Vision système
- Gestion de projet
- Relation client

Formation type

- Ingénieur mécanique, physique ou généraliste
- Spécialisation vide/plasmas appréciée
- Établissements : Arts et Métiers, INSA, Centrale

Volume cible 2047 : 5 000

Tension actuelle : Critique (filière à créer)

Rémunération indicative : 45-90 K€

EQ-MAI-002 — Technicien Maintenance Équipements

Champ	Valeur
Code	EQ-MAI-002
Intitulé	Technicien Maintenance Équipements
Famille	Équipements & Maintenance
Sous-famille	Maintenance
Niveau	Bac+2/3

Mission

Assurer la maintenance préventive et corrective des équipements de production pour garantir leur disponibilité et leurs performances.

Activités principales

- Réaliser les maintenances préventives planifiées
- Diagnostiquer et réparer les pannes
- Remplacer les pièces et consommables
- Qualifier les équipements après intervention
- Documenter les interventions (GMAO)
- Participer aux améliorations continues

Compétences techniques

Compétence	Niveau requis
Maintenance électromécanique	Expert
Systèmes de vide	Avancé
Automatismes et PLC	Avancé

Compétence	Niveau requis
Diagnostic de pannes	Expert
Utilisation GMAO	Avancé

Compétences transverses

- Réactivité
- Méthode et organisation
- Travail sous pression
- Communication avec la production

Formation type

- BTS/DUT maintenance industrielle, électrotechnique ou GEII
- Formation constructeur (6-12 mois)
- Habilitations électriques

Volume cible 2047 : 12 000

Tension actuelle : Élevée

Rémunération indicative : 30-50 K€

3.5 Famille PK — Packaging & Test

PK-ASS-002 — Ingénieur Packaging 3D/Avancé

Champ	Valeur
Code	PK-ASS-002
Intitulé	Ingénieur Packaging 3D/Avancé
Famille	Packaging & Test
Sous-famille	Assemblage
Niveau	Bac+5

Mission

Développer les technologies de packaging avancé (2.5D, 3D, chiplets) permettant d'intégrer plusieurs puces dans un même boîtier.

Activités principales

- Concevoir les architectures de packaging 3D
- Développer les procédés d'interconnexion (TSV, µbumps, hybrid bonding)
- Optimiser les performances thermiques et électriques
- Caractériser la fiabilité des assemblages
- Collaborer avec les équipes design et fab
- Suivre les évolutions technologiques

Compétences techniques

Compétence	Niveau requis
Technologies de packaging avancé	Expert
Interconnexions (TSV, RDL, bumping)	Expert
Thermique des boîtiers	Avancé
Simulation (thermique, mécanique)	Avancé
Fiabilité des assemblages	Avancé

Compétences transverses

- Innovation
- Vision système
- Collaboration internationale
- Veille technologique

Formation type

- Ingénieur matériaux, mécanique ou électronique
- Spécialisation packaging
- Doctorat apprécié pour R&D

Volume cible 2047 : 3 000

Tension actuelle : Critique (compétence rare)

Rémunération indicative : 48-95 K€

PK-TST-001 — Ingénieur Test Produit

Champ	Valeur
Code	PK-TST-001
Intitulé	Ingénieur Test Produit
Famille	Packaging & Test
Sous-famille	Test
Niveau	Bac+5

Mission

Développer et optimiser les programmes de test pour valider le bon fonctionnement des circuits intégrés en production.

Activités principales

- Développer les programmes de test (ATE)
- Définir les stratégies de test (couverture, coût)
- Analyser les données de test et le rendement
- Optimiser le temps de test et le coût
- Déboguer les problèmes de test vs design
- Qualifier les nouveaux produits

Compétences techniques

Compétence	Niveau requis
Programmation ATE (Teradyne, Advantest)	Expert
Conception de test (DFT, BIST)	Avancé
Analyse de données	Avancé
Électronique analogique et numérique	Avancé
Statistiques de test	Avancé

Compétences transverses

- Rigueur analytique
- Optimisation coût/qualité
- Collaboration design/production
- Gestion des priorités

Formation type

- Ingénieur électronique
- Spécialisation test ou conception
- Établissements : ENSEEIHT, ENSEIRB, Polytech

Volume cible 2047 : 4 000

Tension actuelle : Élevée

Rémunération indicative : 42-80 K€

3.6 Famille SU — Support & Fonctions Transverses

SU-QUA-001 — Ingénieur Qualité Process

Champ	Valeur
Code	SU-QUA-001
Intitulé	Ingénieur Qualité Process
Famille	Support & Fonctions Transverses
Sous-famille	Qualité & Conformité
Niveau	Bac+5

Mission

Garantir la qualité des procédés de fabrication en définissant les standards, auditant les pratiques et pilotant l'amélioration continue.

Activités principales

- Définir et maintenir le système qualité (ISO, IATF)
- Auditer les procédés et les pratiques
- Analyser les non-conformités et piloter les actions correctives

- Qualifier les nouveaux procédés et équipements
- Former les équipes aux standards qualité
- Gérer les relations qualité avec les clients

Compétences techniques

Compétence	Niveau requis
Systèmes de management qualité	Expert
Outils qualité (8D, FMEA, SPC)	Expert
Audit interne et fournisseurs	Expert
Normes sectorielles (IATF 16949, etc.)	Expert
Statistiques appliquées	Avancé

Compétences transverses

- Rigueur et exigence
- Pédagogie
- Communication assertive
- Gestion des conflits

Formation type

- Ingénieur généraliste ou spécialisé
- Formation qualité (Green/Black Belt)
- Expérience production appréciée

Volume cible 2047 : 3 000

Tension actuelle : Moyenne

Rémunération indicative : 45-80 K€

SU-MAN-002 — Responsable Production

Champ	Valeur
Code	SU-MAN-002
Intitulé	Responsable Production
Famille	Support & Fonctions Transverses
Sous-famille	Management & Gestion
Niveau	Bac+5 + expérience

Mission

Piloter une unité de production (module ou zone) en assurant la performance en termes de volume, qualité, coût et délai.

Activités principales

- Manager les équipes de production (30-100 personnes)
- Planifier et suivre la production
- Garantir les objectifs de rendement et qualité

- Piloter l'amélioration continue
- Gérer les ressources (équipes, équipements, budget)
- Reporter à la direction

Compétences techniques

Compétence	Niveau requis
Management d'équipes	Expert
Lean manufacturing	Expert
Gestion de production	Expert
Process semiconducteurs	Avancé
Outils de pilotage (MES, KPI)	Expert

Compétences transverses

- Leadership
- Prise de décision
- Gestion du stress
- Communication multi-niveaux

Formation type

- Ingénieur + expérience fab (5-10 ans)
- Formation management
- MBA apprécié

Volume cible 2047 : 1 500

Tension actuelle : Élevée

Rémunération indicative : 70-120 K€

4. Matrice des Compétences

4.1 Compétences Techniques Transversales

Compétence	RD	CO	FA	EQ	PK	SU
Physique des semiconducteurs	●●●	●●	●●●	●●	●	■
Chimie des matériaux	●●●	■	●●●	●●	●●	■
Électronique numérique	●●	●●●	●	●	●●	■
Électronique analogique	●●	●●●	●	●	●●	■

Compétence	RD	CO	FA	EQ	PK	SU
Programmation (Python, C++)	●●●	●●●	●●	●●	●●	●
Statistiques / Data science	●●●	●●	●●●	●	●●	●●
CAO électronique (EDA)	●	●●●	■	■	●	■
Métrologie	●●●	●	●●●	●●	●●	●●
Techniques du vide	●●	■	●●●	●●●	●	■
Automatisation/PLC	●	■	●●	●●●	●●	■

Légende : ●●● Critique | ●● Important | ● Utile | ■ Non requis

4.2 Compétences Comportementales Clés

Compétence	Description	Métiers concernés
Rigueur scientifique	Méthode, reproductibilité, documentation	RD, FA, CO, PK
Résolution de problèmes	Analyse root cause, créativité solutions	Tous
Travail en équipe	Collaboration, communication, partage	Tous
Gestion de projet	Planning, ressources, reporting	RD, CO, SU
Leadership	Vision, motivation, décision	SU, seniors
Adaptabilité	Changement, apprentissage continu	Tous
Communication technique	Oral, écrit, anglais	Tous
Orientation client	Écoute, service, réactivité	SU, EQ

4.3 Niveaux de Maîtrise

Niveau	Description	Indicateurs
1 - Initié	Connaissances de base, travail supervisé	Formation initiale, <1 an expérience
2 - Intermédiaire	Autonomie sur tâches courantes	1-3 ans expérience
3 - Avancé	Expertise technique, résolution problèmes complexes	3-7 ans expérience
4 - Expert	Référent, innovation, formation autres	7+ ans expérience
5 - Maître	Reconnaissance internationale, thought leader	15+ ans, publications, brevets

5. Gap Analysis : Situation Actuelle vs Cible

5.1 Synthèse Globale

Famille	Effectif 2026	Cible 2047	Gap	Taux de croissance
RD - Recherche	8 000	18 000	+10 000	+125%
CO - Conception	12 000	35 000	+23 000	+192%
FA - Fabrication	25 000	65 000	+40 000	+160%
EQ - Équipements	5 000	28 000	+23 000	+460%
PK - Packaging/Test	8 000	22 000	+14 000	+175%
SU - Support	12 000	32 000	+20 000	+167%
TOTAL	70 000	200 000	+130 000	+186%

5.2 Métiers en Tension Critique

Rang	Métier	Gap	Difficulté formation	Concurrence internationale
1	Ingénieur Conception Équipements	+4 500	Très élevée	Faible (niche)
2	Architecte CPU/GPU	+1 800	Très élevée	Très élevée
3	Ingénieur RISC-V	+2 300	Élevée	Élevée
4	Ingénieur Process Lithographie	+3 000	Élevée	Élevée
5	Ingénieur Packaging 3D	+2 700	Élevée	Moyenne
6	Architecte SoC	+2 500	Très élevée	Très élevée
7	Ingénieur R&D Process	+4 200	Élevée	Élevée
8	Technicien Maintenance Équipements	+10 000	Moyenne	Faible
9	Technicien Salle Blanche	+15 000	Moyenne	Faible
10	Ingénieur Yield Enhancement	+2 000	Élevée	Moyenne

5.3 Analyse par Niveau de Qualification

Niveau	2026	2047	Gap	% du total
Bac+8 (Doctorat)	5 000	15 000	+10 000	7.5%

Niveau	2026	2047	Gap	% du total
Bac+5 (Ingénieur/Master)	30 000	85 000	+55 000	42.5%
Bac+2/3 (Technicien)	25 000	70 000	+45 000	35%
Bac/Bac Pro (Opérateur)	10 000	30 000	+20 000	15%
TOTAL	70 000	200 000	+130 000	100%

5.4 Pyramide des Âges et Renouvellement

Problématique : 30% des effectifs actuels partiront en retraite d'ici 2040.

Tranche d'âge	% effectif 2026	Départs 2027-2040	Départs 2040-2047
55-65 ans	15%	10 500	—
45-54 ans	25%	—	17 500
35-44 ans	30%	—	—
25-34 ans	25%	—	—
<25 ans	5%	—	—

Besoin total en recrutements 2027-2047 : 130 000 (croissance) + 28 000 (renouvellement) = **158 000 personnes**

6. Pyramide des Qualifications

6.1 Structure Cible 2047

6.2 Ratios par Type d'Activité

Activité	Docteurs	Ingénieurs	Techniciens	Opérateurs
R&D	30%	55%	15%	0%
Conception	10%	75%	15%	0%
Fabrication	3%	25%	45%	27%
Équipements	5%	40%	45%	10%
Packaging/Test	5%	35%	45%	15%
Support	2%	45%	40%	13%

6.3 Flux de Formation Annuel Requis

Pour atteindre les objectifs, les flux de formation doivent évoluer :

Période	Docteurs/an	Ingénieurs/an	Techniciens/an	Opérateurs/an	Total/an
2027-2032	400	2 500	2 000	1 000	5 900
2032-2039	600	4 000	3 500	1 500	9 600
2039-2047	700	4 500	3 500	1 500	10 200

7. Tensions et Priorités de Formation

7.1 Matrice Tension / Difficulté de Formation

7.2 Priorités de Formation (Ordre d'Urgence)

Priorité 1 — Actions immédiates (2027-2029)

Action	Métiers ciblés	Mécanisme	Volume
Création Masters spécialisés	Archi CPU, RISC-V, Équipements	Universités + Écoles	500/an
Chaires industrielles	Conception, Lithographie	Partenariats entreprises	30 chaires
Programmes reconversion accélérés	Techniciens maintenance	AFPA, GRETA, entreprises	2 000/an
Attractivité talents internationaux	Tous profils critiques	Visa talent, packages	500/an

Priorité 2 — Montée en puissance (2029-2035)

Action	Métiers ciblés	Mécanisme	Volume
Nouveaux campus microélectronique	Tous	Création établissements	3 campus
Scaling IUT/BUT	Techniciens	Extension capacités	+3 000/an
Doctorats industriels	R&D, Conception	CIFRE renforcé	+300/an
Certifications professionnelles	Équipements, Process	Branches + État	10 certifications

Priorité 3 — Consolidation (2035-2047)

Action	Métiers ciblés	Mécanisme	Volume
Pérennisation flux	Tous	Stabilisation système	10 000/an
Formation continue	Mise à jour compétences	CPF, plan entreprise	20 000/an
Excellence internationale	Chercheurs, Architectes	Instituts d'excellence	5 instituts

7.3 Passerelles et Mobilités

Profil d'origine	Métier cible	Formation passerelle	Durée
Technicien auto	Technicien salle blanche	Certification SB + stage	6 mois
Ingénieur aéro	Ingénieur process	Master spécialisé	12 mois
Développeur logiciel	Ingénieur conception RTL	Formation HDL + stage	9 mois
Physicien recherche	Ingénieur R&D process	Immersion industrielle	6 mois
Technicien chimie	Technicien wet/CMP	Formation process + stage	4 mois
Ingénieur électronique	Ingénieur test	Formation ATE	3 mois

Annexes du Référentiel

A.1 Glossaire des Termes Techniques

Terme	Définition
ALD	Atomic Layer Deposition - dépôt couche atomique
ATE	Automatic Test Equipment - testeur automatique
CVD	Chemical Vapor Deposition - dépôt chimique en phase vapeur
DFT	Design For Test - conception pour la testabilité
DOE	Design Of Experiments - plans d'expériences
EDA	Electronic Design Automation - outils CAO électronique
EUV	Extreme Ultra-Violet - lithographie UV extrême
FDSOI	Fully Depleted Silicon On Insulator
HDL	Hardware Description Language (Verilog, VHDL)
IP	Intellectual Property - bloc de propriété intellectuelle
MES	Manufacturing Execution System
OPC	Optical Proximity Correction
OSAT	Outsourced Semiconductor Assembly and Test
P&R	Place & Route - placement et routage

Terme	Définition
RIE	Reactive Ion Etching - gravure ionique réactive
RTL	Register Transfer Level - niveau transfert de registres
SoC	System on Chip - système sur puce
STA	Static Timing Analysis - analyse de timing statique
TSV	Through-Silicon Via - via traversant le silicium
UVM	Universal Verification Methodology

A.2 Établissements de Formation de Référence

Établissement	Spécialités	Localisation
Grenoble INP - Phelma	Process, Conception, Matériaux	Grenoble
INSA Lyon	Microélectronique, Matériaux	Lyon
Polytechnique	Physique, Architecture	Saclay
CentraleSupélec	Systèmes, Électronique	Saclay
Télécom Paris	Conception, Systèmes	Saclay
ENSEIRB-MATMECA	Électronique, Conception	Bordeaux
ENSEEIHT	Électronique, Automatique	Toulouse
ISAE-SUPAERO	Systèmes embarqués	Toulouse
ENS Paris-Saclay	Recherche fondamentale	Saclay
Université Grenoble Alpes	Physique, Matériaux	Grenoble

A.3 Certifications Professionnelles Existantes

Certification	Domaine	Organisme
Six Sigma Green/Black Belt	Qualité, Process	ASQ, IASSC
ISTQB	Test logiciel	ISTQB
IPC-A-610	Assemblage électronique	IPC
Habilitations électriques	Sécurité	INRS
SEMI S2/S8	Sécurité équipements	SEMI

Document de référence — Version 0.1

Projet GenToGen2027 / TOGAFrance

À compléter avec les fiches métiers détaillées restantes

SVT_IT_ANX_B

Plan de Formation et Cursus

SVT/TANX_B — Plan de Formation et Cursus

Plan de Souveraineté IT 2027-2047

Document de référence : SVT/T00, SVT/TANX00, SVTTANXA

Classification : Public

Auteur : Jeff / Jagrat

Date : Janvier 2026

Version : 0.1

Sommaire

1. Diagnostic de l'Offre Actuelle
 2. Objectifs de Formation 2027-2047
 3. Nouveaux Cursus à Créer
 4. Réforme des Cursus Existantes
 5. Formation Continue et Reconversion
 6. Infrastructure de Formation
 7. Attractivité et Talents Internationaux
 8. Gouvernance et Pilotage
 9. Budget et Financement
-

1. Diagnostic de l'Offre Actuelle

1.1 Cartographie des Formations Existantes

Niveau Doctorat (Bac+8)

École Doctorale	Spécialités	Thèses/an	Localisation
ED Électronique, Électrotechnique, Automatique (EEA)	Microélectronique, Conception	80	Grenoble
ED PHAST	Physique, Matériaux	60	Lyon
ED Interfaces	Nanoélectronique	50	Saclay
ED Sciences et Technologies de l'Information	Conception, Systèmes	40	Toulouse
ED Matière, Molécules, Matériaux	Matériaux semiconducteurs	30	Rennes
Autres ED	Divers	90	National
TOTAL		350	

Constat : 350 docteurs/an contre 700 nécessaires à terme. Gap de 100%.

Niveau Ingénieur/Master (Bac+5)

Établissement	Formation	Diplômés/an	Spécificité
Grenoble INP - Phelma	Ingénieur Microélectronique	120	Référence nationale process
INSA Lyon	Ingénieur Génie Électrique	80	Double compétence
Polytech Grenoble	Ingénieur Microélectronique	40	Formation terrain
CentraleSupélec	Master Nanoélectronique	35	Excellence académique
Télécom Paris	Ingénieur Systèmes Électroniques	50	Systèmes et télécom
ENSEIRB-MATMECA	Ingénieur Électronique	60	Conception numérique
ENSEEIHT	Ingénieur Électronique	45	Systèmes embarqués
Université Grenoble Alpes	Master Microélectronique	60	Recherche
Université Paris-Saclay	Master Nanotech	50	Interdisciplinaire
Autres établissements	Divers	200	National
TOTAL formations dédiées		740	
TOTAL formations connexes		1 800	Électronique générale

Constat : ~2 500 ingénieurs/an avec compétences mobilisables contre 4 500 nécessaires. Gap de 80%.

Niveau Technicien (Bac+2/3)

Formation	Établissements	Diplômés/an	Adéquation
BTS Systèmes Numériques	150 lycées	3 000	Partielle
BUT GEII	50 IUT	2 500	Partielle
BUT Mesures Physiques	30 IUT	1 200	Bonne
BUT Chimie	25 IUT	800	Partielle
Licence Pro Électronique	20 universités	400	Bonne
TOTAL mobilisable		~3 000	Après adaptation

Constat : Formations existantes mais non spécialisées semiconducteurs. Besoin de spécialisation.

Niveau Opérateur (Bac/Bac Pro)

Formation	Établissements	Diplômés/an	
Bac Pro MELEC	300 lycées	8 000	
Bac Pro PLP	100 lycées	2 500	
Bac STI2D	400 lycées	15 000	
TOTAL mobilisable		~5 000	Après formation complémentaire

Constat : Vivier existant mais nécessite formation complémentaire salle blanche (3-6 mois).

1.2 Analyse des Lacunes Critiques

1.3 Benchmark International

Pays	Diplômés microélectronique/an	Population	Ratio /million hab.
Taiwan	12 000	24 M	500
Corée du Sud	15 000	52 M	288
États-Unis	25 000	330 M	76
Chine	200 000	1 400 M	143
Allemagne	5 000	83 M	60
France	2 500	68 M	37
Cible France 2040	10 000	68 M	147

Constat : La France doit quadrupler son ratio pour atteindre le niveau des pays leaders.

2. Objectifs de Formation 2027-2047

2.1 Trajectoire Globale

Indicateur	2026 (base)	2032	2039	2047
Diplômés microélectronique/an	2 500	6 000	9 500	10 200
Dont Docteurs	350	500	650	700
Dont Ingénieurs/Masters	750	2 500	4 000	4 500
Dont Techniciens spécialisés	500	2 000	3 350	3 500
Dont Opérateurs formés	900	1 000	1 500	1 500
Reconversions professionnelles/an	500	2 500	3 000	2 000
Total flux annuel	3 000	8 500	12 500	12 200

2.2 Objectifs par Famille de Métiers

Famille	Flux 2026	Flux 2032	Flux 2039	Flux 2047	Cumul formés
RD - Recherche	400	800	1 000	1 000	18 000
CO - Conception	600	1 800	2 500	2 500	45 000
FA - Fabrication	1 200	3 500	5 000	5 000	90 000
EQ - Équipements	200	1 200	2 000	2 000	35 000
PK - Packaging/Test	300	1 000	1 500	1 500	25 000
SU - Support	300	700	1 000	1 000	17 000
TOTAL	3 000	9 000	13 000	13 000	230 000

2.3 Indicateurs de Succès

KPI	2026	Cible 2032	Cible 2039	Cible 2047
Taux d'insertion à 6 mois	85%	95%	95%	95%

KPI	2026	Cible 2032	Cible 2039	Cible 2047
Taux de remplissage formations	70%	90%	95%	95%
Satisfaction employeurs	N/A	80%	85%	90%
Part femmes diplômées	18%	25%	30%	35%
Part alternance	30%	50%	60%	60%
Partenariats industriels actifs	20	80	150	200

3. Nouveaux Cursus à Créer

3.1 Vue d'Ensemble des Créations

Niveau	Nouveaux cursus	Capacité cible/an	Investissement
Bac+8	4 programmes doctoraux	+350	150 M€
Bac+5	12 formations ingénieur/master	+2 000	800 M€
Bac+3	8 formations BUT/Licence Pro	+2 500	400 M€
Bac+2	5 formations BTS	+1 500	200 M€
Certifications	15 certifications professionnelles	+3 000	100 M€
TOTAL	44 cursus	+9 350	1 650 M€

3.2 Formations Doctorales (Bac+8)

DOC-01 : Doctorat Architecture des Processeurs et Systèmes sur Puce

Établissements porteurs : Université Grenoble Alpes, Université Paris-Saclay, Université de Lyon

Objectifs

Former des chercheurs capables de concevoir les architectures de processeurs de demain (RISC-V, accélérateurs IA, processeurs quantiques classiques).

Programme (3 ans)

Année	Contenu	Crédits
A1	Cours avancés architecture + début recherche	60 ECTS
A2	Recherche à temps plein + publications	—
A3	Finalisation thèse + valorisation	—

Modules obligatoires

- Architecture avancée des processeurs (microarchitecture, pipelines, caches)
- Écosystème RISC-V et extensions custom
- Conception basse consommation et haute performance
- Accélérateurs matériels pour l'IA
- Méthodologie de recherche et rédaction scientifique

Partenariats industriels

- STMicroelectronics, Kalray, SiPearl, Thales
- Laboratoires : CEA-List, TIMA, LIP6

Capacité : 50 doctorants/an (2032), 80/an (2040)

Financement doctorants

- 60% CIFRE (contrats industriels)
- 30% Contrats doctoraux ANR/État
- 10% Bourses européennes (ERC, MSCA)

Débouchés

- Architecte CPU/GPU en entreprise (60%)
- Chercheur académique (25%)
- Création de start-up (15%)

DOC-02 : Doctorat Procédés Avancés de Fabrication

Établissements porteurs : Université Grenoble Alpes, INSA Lyon, Université Paris-Saclay

Objectifs

Former des experts des procédés de fabrication pour les nœuds technologiques avancés (sub-10nm) : lithographie EUV, gravure atomique, dépôts conformes.

Spécialisations

1. Lithographie avancée (EUV, multi-patterning)
2. Gravure plasma et ALE (Atomic Layer Etching)
3. Dépôt de couches minces (ALD, CVD avancé)
4. Intégration 3D et packaging avancé

Partenariats

- STMicroelectronics (site Crolles)
- CEA-Leti
- Soitec
- Laboratoires CNRS (LTM, LMGP)

Capacité : 60 doctorants/an (2032), 100/an (2040)

DOC-03 : Doctorat Matériaux pour la Microélectronique

Établissements porteurs : Grenoble INP, INSA Lyon, École Polytechnique

Objectifs

Développer les compétences sur les matériaux émergents : semiconducteurs grand gap (SiC, GaN), matériaux 2D (graphène, TMD), matériaux pour le quantique.

Axes de recherche

- Croissance et caractérisation de matériaux III-V et III-N
- Intégration des matériaux 2D dans les filières CMOS
- Matériaux pour les qubits (supraconducteurs, défauts NV)
- Matériaux pour la photonique intégrée

Capacité : 40 doctorants/an (2032), 70/an (2040)

DOC-04 : Doctorat Industriel Équipements Semiconducteurs

Établissements porteurs : Arts et Métiers, INSA, Centrale Lyon

Objectifs

Former des docteurs-ingénieurs capables de concevoir les équipements de production de semiconducteurs — domaine critique pour la souveraineté.

Spécificités

- Thèse 100% en entreprise (équipementiers ou fabs)
- Orientation conception mécanique, optique, plasma, automatisation
- Double compétence : technologie + management de l'innovation

Partenariats cibles

- Futurs équipementiers français (à créer)
- Équipementiers européens (ASML via licence, SÜSS, Zeiss)
- CEA-Leti (plateforme de développement)

Capacité : 30 doctorants/an (2032), 50/an (2040)

3.3 Formations Ingénieur/Master (Bac+5)

ING-01 : Diplôme d'Ingénieur Architecte de Systèmes sur Puce

Établissement : Grenoble INP (nouvelle filière Phelma)

Durée : 3 ans (après prépa ou L2)

Objectifs

Former des architectes SoC capables de définir et implémenter des systèmes complexes intégrant processeurs, mémoires, accélérateurs et interfaces.

Programme

Année	Semestre	Modules principaux	ECTS
1	S1	Fondamentaux électronique numérique, Programmation C/C++	30
1	S2	Architecture des ordinateurs, Systèmes d'exploitation	30
2	S3	Conception RTL (Verilog/VHDL), Vérification UVM	30
2	S4	Architecture processeurs, RISC-V, Mémoires	30
3	S5	SoC avancé, Sécurité hardware, IA embarquée	30
3	S6	Projet de fin d'études en entreprise	30

Compétences visées

- Maîtrise de l'architecture des processeurs et SoC
- Expertise en conception et vérification RTL
- Connaissance de l'écosystème RISC-V
- Capacité à optimiser performance/consommation/surface

Partenariats entreprises

- STMicroelectronics, Thales, Kalray, SiPearl
- Start-ups conception (GreenWaves, Music not Noise)

Capacité : 60 diplômés/an (2030), 100/an (2040)

Coût de création : 25 M€

ING-02 : Diplôme d'Ingénieur Conception RISC-V et Architectures Ouvertes

Établissement : ENSIMAG + Phelma (formation conjointe)

Durée : 3 ans

Objectifs

Former des spécialistes de l'architecture ouverte RISC-V, capables de concevoir des coeurs processeurs et de contribuer à l'écosystème open source hardware.

Spécificités

- Formation centrée sur RISC-V (ISA, extensions, implantations)
- Projets contributifs à des projets open source (CHIPS Alliance, OpenHW)
- Double compétence hardware/software (compilateurs, OS)

Modules clés

- Architecture RISC-V : ISA de base et extensions (M, A, F, D, C, V)

- Microarchitecture : pipelines, prédition de branchement, caches
- Implémentation RTL de cœurs RISC-V
- Écosystème logiciel : GCC, LLVM, Linux pour RISC-V
- Sécurité et extensions custom

Capacité : 40 diplômés/an (2030), 80/an (2040)

Coût de création : 20 M€

ING-03 : Diplôme d'Ingénieur Procédés de Fabrication Semiconducteurs

Établissement : Grenoble INP - Phelma (renforcement filière existante)

Durée : 3 ans

Objectifs

Renforcer et moderniser la formation process pour couvrir les nœuds technologiques avancés et les nouvelles technologies (EUV, ALD, etc.).

Évolutions par rapport à l'existant

- Nouveaux modules lithographie EUV et multi-patterning
- Renforcement gravure atomique (ALE) et dépôt conforme (ALD)
- Module intégration 3D (TSV, hybrid bonding)
- Stage long obligatoire en fab (6 mois)

Capacité : De 120 à 200 diplômés/an

Coût de renforcement : 15 M€

ING-04 : Diplôme d'Ingénieur Conception d'Équipements Semiconducteurs

Établissement : Arts et Métiers + partenariat Grenoble INP

Durée : 3 ans

Objectifs

Créer LA formation française pour les futurs ingénieurs équipementiers — domaine où la France part de quasi-zéro.

Programme

Domaine	Modules	Poids
Mécanique de précision	Conception machines, Métrologie, Vibrations	25%
Optique et photonique	Systèmes optiques, Sources UV/EUV, Détection	20%
Plasmas et vide	Physique des plasmas, Technologies du vide	20%
Automatisation	Contrôle-commande, Robotique, Vision	20%
Intégration système	Architecture équipements, Normes SEMI	15%

Partenariats

- CEA-Leti (accès équipements)
- ASML (programme de formation, licences)
- Équipementiers japonais (TEL, SCREEN) via accords
- Industriels français (Air Liquide, Pfeiffer Vacuum)

Capacité : 50 diplômés/an (2032), 120/an (2040)

Coût de création : 50 M€ (inclus plateforme équipements)

ING-05 : Diplôme d'Ingénieur Packaging Avancé et Intégration 3D

Établissement : INSA Toulouse + partenariat STMicro

Durée : 3 ans

Objectifs

Former des spécialistes du packaging avancé (2.5D, 3D, chiplets), domaine en explosion avec la fin de la loi de Moore classique.

Modules clés

- Technologies de packaging (flip-chip, fan-out, embedded)
- Interconnexions avancées (TSV, µbumps, hybrid bonding)
- Gestion thermique des assemblages 3D
- Co-design package/puce
- Test et fiabilité des assemblages

Capacité : 40 diplômés/an (2032), 80/an (2040)

Coût de création : 30 M€

ING-06 : Master Conception de Mémoires Semiconducteurs

Établissement : Université Paris-Saclay + Université Grenoble Alpes

Durée : 2 ans (M1+M2)

Objectifs

Former des spécialistes de la conception de mémoires (SRAM, DRAM, Flash, mémoires émergentes) — compétence rare en France.

Programme

Semestre	Modules
M1-S1	Physique des dispositifs mémoires, Électronique analogique
M1-S2	Architecture des mémoires, Conception de cellules
M2-S3	DRAM/HBM avancé, Mémoires non-volatiles, Test mémoires
M2-S4	Stage R&D (6 mois)

Capacité : 30 diplômés/an (2035), 50/an (2040)

Coût de création : 15 M€

ING-07 : Master EDA et Outils de Conception Semiconducteurs

Établissement : Sorbonne Université + Télécom Paris

Durée : 2 ans

Objectifs

Former des ingénieurs capables de développer les outils logiciels de conception (EDA) — domaine dominé par Synopsys, Cadence et Siemens.

Modules clés

- Algorithmes de synthèse et optimisation
- Place & Route automatisé
- Analyse de timing et power
- Vérification formelle et simulation
- Machine learning pour l'EDA

Capacité : 25 diplômés/an (2035), 50/an (2040)

Coût de création : 12 M€

Autres formations Bac+5 à créer

Réf.	Intitulé	Établissement	Capacité 2040	Budget
ING-08	Ingénieur Test et Caractérisation	ENSEEIHT	60/an	18 M€
ING-09	Master Photonique Intégrée	Institut d'Optique	40/an	15 M€
ING-10	Master Cybersécurité Hardware	Télécom Paris	50/an	12 M€
ING-11	Ingénieur Yield et Data Science Fab	ENSIMAG	40/an	10 M€
ING-12	Master Simulation et Modélisation TCAD	UGA + INSA	30/an	8 M€

3.4 Formations Technicien (Bac+2/3)

TECH-01 : BUT Fabrication Semiconducteurs

Établissements : Création dans 8 IUT

Site	IUT	Capacité
Grenoble	IUT 1	72
Lyon	IUT Lyon 1	48
Toulouse	IUT Paul Sabatier	48
Rennes	IUT Rennes	36
Bordeaux	IUT Bordeaux	36
Saclay	IUT Orsay	48
Tours	IUT Tours	36
Lille	IUT Lille	36
TOTAL		360/an

Durée : 3 ans

Programme

Année	Semestre	Contenu	Lieu
BUT1	S1-S2	Fondamentaux physique, chimie, électronique	IUT
BUT2	S3	Procédés fabrication, métrologie	IUT + TP salle blanche
BUT2	S4	Spécialisation (litho, gravure, dépôt, CMP)	IUT + entreprise
BUT3	S5-S6	Alternance en entreprise	Entreprise

Référentiel de compétences

Bloc	Compétences	Certification
BC1	Opérer en salle blanche	Habilitation SB niveau 2
BC2	Conduire les équipements de fabrication	Certifications constructeurs
BC3	Réaliser les contrôles qualité	Certification métrologie
BC4	Participer à l'amélioration continue	Lean/6 Sigma Yellow Belt
BC5	Communiquer en contexte professionnel	Anglais B2

Équipements requis par site

- Salle blanche pédagogique (classe 1000) : 200 m²
- Équipements de démonstration (spinner, four, SEM)
- Simulateurs de procédés

Investissement : 8 M€/site = 64 M€ total

Capacité totale 2040 : 800 diplômés/an

TECH-02 : BUT Packaging et Test Électronique

Établissements : Création dans 5 IUT

Site	IUT	Capacité
Toulouse	IUT Paul Sabatier	48
Grenoble	IUT 1	36
Tours	IUT Tours	36
Bordeaux	IUT Bordeaux	36
Rennes	IUT Rennes	36
TOTAL		192/an

Programme spécifique

- Technologies d'assemblage (wire bonding, flip chip, fan-out)
- Techniques de test (ATE, probe, burn-in)
- Analyse de défaillance
- Fiabilité et qualification

Capacité totale 2040 : 400 diplômés/an

Investissement : 5 M€/site = 25 M€ total

TECH-03 : BTS Maintenance Équipements Semiconducteurs

Établissements : Création dans 10 lycées technologiques

Région	Lycées	Capacité
Auvergne-Rhône-Alpes	3	90
Île-de-France	2	60
Occitanie	2	60
Bretagne	1	30
Nouvelle-Aquitaine	1	30
Hauts-de-France	1	30
TOTAL	10	300/an

Durée : 2 ans

Programme

- Maintenance électromécanique
- Technologies du vide et des plasmas
- Automatismes et PLC
- Diagnostic et dépannage
- Anglais technique

Partenariats équipementiers

- Formations certifiantes constructeurs intégrées
- Stages chez équipementiers ou en fab

Investissement : 3 M€/site = 30 M€ total

Capacité totale 2040 : 600 diplômés/an

TECH-04 : Licence Professionnelle Métrologie et Caractérisation

Établissements : 6 universités partenaires

Durée : 1 an (après BTS/BUT)

Objectifs

Former des techniciens experts en métrologie semiconducteurs : CD-SEM, scatterométrie, XRD, SIMS, etc.

Capacité : 150 diplômés/an (2040)

Investissement : 3 M€/site = 18 M€ total

TECH-05 : Licence Professionnelle Chimie des Procédés Semiconducteurs

Établissements : 4 universités (Lyon, Grenoble, Bordeaux, Saclay)

Objectifs

Former des techniciens spécialistes des procédés chimiques : dépôt, gravure humide, nettoyage, CMP.

Capacité : 100 diplômés/an (2040)

Investissement : 12 M€ total

3.5 Certifications Professionnelles

Réf.	Certification	Public cible	Durée	Capacité 2040
CERT-01	Opérateur Salle Blanche Niveau 1	Bac, reconversion	3 mois	1 500/an
CERT-02	Opérateur Salle Blanche Niveau 2	CERT-01 validé	2 mois	1 000/an
CERT-03	Technicien Process Lithographie	BUT/BTS	4 mois	300/an
CERT-04	Technicien Process Gravure/Dépôt	BUT/BTS	4 mois	300/an
CERT-05	Technicien Maintenance Équipements Semi	BTS maintenance	6 mois	500/an
CERT-06	Technicien Test ATE	BUT GEII	3 mois	200/an
CERT-07	Technicien Métrologie Semi	Licence Pro	3 mois	200/an
CERT-08	Ingénieur Process (mise à niveau)	Ingénieur autre domaine	6 mois	300/an
CERT-09	Concepteur RTL (mise à niveau)	Ingénieur logiciel	6 mois	200/an

Réf.	Certification	Public cible	Durée	Capacité 2040
CERT-10	Spécialiste RISC-V	Ingénieur conception	3 mois	150/an
CERT-11	Expert Packaging Avancé	Ingénieur packaging	4 mois	100/an
CERT-12	Lean Six Sigma Semi	Tous ingénieurs/tech	2 mois	500/an
CERT-13	Sécurité Équipements (SEMI S2/S8)	Techniciens maint.	1 mois	800/an
CERT-14	Habilitations Chimiques	Opérateurs, tech.	1 mois	1 000/an
CERT-15	Anglais Technique Semi (B2+)	Tous	6 mois	2 000/an

Organismes certificateurs

- Branches professionnelles (UIMM, FIEEC)
 - Organismes de formation (AFPA, CNAM, GRETA)
 - Entreprises (certifications internes reconnues)
-

4. Réforme des Cursus Existantes

4.1 Principes de la Réforme

4.2 Réformes par Niveau

Écoles d'Ingénieurs Généralistes

École	Réforme proposée	Impact
Polytechnique	Création mineure "Semiconducteurs et Souveraineté"	+50 sensibilisés/an
CentraleSupélec	Parcours "Microélectronique et Systèmes" renforcé	+30 spécialisés/an
Mines Paris	Option "Technologies Stratégiques" incluant semi	+25 sensibilisés/an
ESPCI	Renforcement parcours nanosciences	+20 spécialisés/an
ENS	Agrégation physique + module semiconducteurs	+15 futurs enseignants/an

IUT et BTS Existantes

Formation	Réforme proposée	Impact
BUT GEII (50 IUT)	Module optionnel "Intro semiconducteurs" (60h)	+500 sensibilisés/an
BUT Mesures Physiques	Parcours "Métrie de semiconducteurs"	+200 spécialisés/an
BUT Chimie	Module "Chimie des matériaux électroniques"	+150 sensibilisés/an
BTS Systèmes Numériques	Option "Fabrication électronique"	+300 sensibilisés/an

Masters Universitaires

Master	Réforme proposée	Impact
Masters Physique	Parcours "Physique pour la microélectronique"	+100 spécialisés/an
Masters EEA	Renforcement modules conception/process	+150 spécialisés/an
Masters Matériaux	Spécialisation "Matériaux semiconducteurs"	+80 spécialisés/an

4.3 Évolution des Maquettes Pédagogiques

Exemple : Réforme du BUT GEII

Situation actuelle

- Formation généraliste en électronique et informatique industrielle
- Pas de module semiconducteurs
- Stages variés (pas forcément en électronique)

Maquette réformée (parcours Semiconducteurs)

Semestre	Nouveaux modules	Volume
S3	Introduction aux semiconducteurs	40h
S4	Procédés de fabrication (bases)	60h
S4	TP salle blanche (partenariat)	20h
S5	Spécialisation (litho/gravure/test)	80h
S6	Stage en entreprise semi (obligatoire)	16 sem

Moyens nécessaires

- Convention avec fab ou labo disposant de salle blanche
- Formation des enseignants (2 semaines/enseignant)
- Équipements pédagogiques (200 K€/IUT)

5. Formation Continue et Reconversion

5.1 Enjeux de la Reconversion

Population cible : 80 000 personnes à reconvertir sur 20 ans

Secteur d'origine	Potentiel	Proximité compétences	Effort reconversion
Automobile	25 000	Moyenne	6-12 mois
Aéronautique	15 000	Bonne	4-9 mois
Énergie/Nucléaire	10 000	Bonne	4-9 mois
Chimie/Pharmacie	10 000	Moyenne	6-12 mois
Mécanique générale	10 000	Faible	9-18 mois
Informatique/Logiciel	5 000	Variable	3-9 mois
Autres industries	5 000	Faible	12-18 mois

5.2 Parcours de Reconversion Types

RECONV-01 : Technicien Automobile → Technicien Salle Blanche

Durée : 6 mois

Programme

Phase	Durée	Contenu	Lieu
1	2 sem	Découverte semiconducteurs, visite fab	Centre formation
2	6 sem	Fondamentaux process et salle blanche	Centre formation
3	4 sem	Spécialisation (1 domaine process)	Centre formation
4	8 sem	Stage immersion en fab	Entreprise
5	2 sem	Certification et bilan	Centre formation

Prérequis

- Bac Pro ou BTS technique
- 3 ans d'expérience industrielle minimum
- Motivation validée (entretien + tests)

Financement

- Transitions Pro (ex-FONGECIF) : 70%
- Entreprise d'accueil : 20%

- Reste à charge : 10% (CPF)

Capacité : 3 000/an (2035)

RECONV-02 : Ingénieur Aéronautique → Ingénieur Process

Durée : 9 mois

Programme

Phase	Durée	Contenu
1	1 mois	Fondamentaux microélectronique
2	2 mois	Physique des procédés (plasma, CVD, etc.)
3	2 mois	Intégration et caractérisation
4	4 mois	Immersion en R&D ou production

Débouchés

- Ingénieur process en fab
- Ingénieur intégration
- Ingénieur yield

Capacité : 500/an (2035)

RECONV-03 : Développeur Logiciel → Ingénieur Conception RTL

Durée : 9 mois

Programme

Phase	Durée	Contenu
1	1 mois	Fondamentaux électronique numérique
2	3 mois	Langages HDL (Verilog, SystemVerilog)
3	2 mois	Méthodologie de conception et vérification
4	3 mois	Projet tutoré + stage

Atouts du profil développeur

- Maîtrise de la programmation
- Rigueur et débogage
- Familiarité avec les outils (Git, scripts)

Capacité : 300/an (2035)

5.3 Dispositifs de Financement Reconversion

Dispositif	Public	Financement max	Conditions
Transitions Pro	Salariés CDI	100% salaire + formation	Ancienneté 2 ans
Pro-A	Salariés peu qualifiés	Formation + maintien salaire	Accord branche
CPF de transition	Tous salariés	Selon droits acquis	Projet validé
CSP (licenciement éco)	Licenciés économiques	12 mois + formation	PSE
POEI	Demandeurs d'emploi	Formation + allocation	Promesse d'embauche
Contrat pro adulte	Demandeurs d'emploi	Salaire + formation	Qualification visée

5.4 Formation Continue des Salariés en Poste

Objectifs

- Mise à niveau technologique permanente
- Acquisition de nouvelles compétences (IA, data, nouveaux process)
- Préparation aux évolutions de poste

Modalités

Format	Durée type	Public	Volume cible 2040
Modules courts (présentiel)	2-5 jours	Tous	15 000/an
Parcours certifiants	2-6 mois	Techniciens, ingénieurs	5 000/an
E-learning	Variable	Tous	30 000/an
Conférences techniques	1 jour	Ingénieurs, chercheurs	10 000/an
Tutorat interne	Continu	Nouveaux embauchés	8 000/an

Plateforme Nationale de Formation Continue Semi

Concept : Plateforme mutualisée de ressources pédagogiques et de formations.

Services

- Catalogue de modules en ligne (MOOC, SPOC)
- Simulateurs de process et équipements
- Communauté d'experts et forums
- Certification des compétences

Gouvernance : GIE associant entreprises, branches, État

Budget : 50 M€ sur 5 ans

6. Infrastructure de Formation

6.1 Campus Microélectronique

Concept

Créer 5 campus dédiés regroupant formations, recherche et entreprises sur le modèle des clusters internationaux.

Implantations

Campus	Localisation	Vocation principale	Capacité étudiants
Campus Alpes	Grenoble (extension)	Fabrication, Process, R&D	5 000
Campus Paris-Saclay	Saclay (extension)	Conception, Architecture, Recherche	4 000
Campus Sud-Ouest	Toulouse (création)	Packaging, Test, Spatial	2 500
Campus Ouest	Rennes (création)	Télécom, Cybersécurité, Systèmes	2 000
Campus Auvergne-Rhône	Lyon (extension)	Équipements, Matériaux	2 000

Modèle Campus Alpes (référence)

Budget Infrastructure Campus

Campus	Investissement	Fonctionnement/an
Campus Alpes (extension)	300 M€	80 M€
Campus Paris-Saclay (extension)	250 M€	70 M€
Campus Sud-Ouest (création)	400 M€	60 M€
Campus Ouest (création)	300 M€	50 M€
Campus Auvergne-Rhône (extension)	200 M€	50 M€
TOTAL	1 450 M€	310 M€/an

6.2 Salles Blanches Pédagogiques

Besoin

Former en conditions réelles nécessite l'accès à des salles blanches. Or les fabs de production ne peuvent pas accueillir massivement des étudiants.

Solution : Réseau de Salles Blanches Pédagogiques

Type	Classe	Surface	Capacité	Nombre	Localisation
Salle blanche complète	100-1000	500 m ²	50 étudiants/jour	3	Campus principaux
Salle blanche légère	1000-10000	150 m ²	20 étudiants/jour	10	IUT, lycées
Démonstrateurs mobiles	N/A	Container	10 étudiants/jour	5	Itinérant

Équipements Types (Salle Complète)

Équipement	Usage pédagogique	Coût unitaire
Spinner / coater	Enduction résine	150 K€
Aligneur de masque	Lithographie	300 K€
Four de diffusion	Recuit, oxydation	400 K€
Bâti de gravure RIE	Gravure plasma	500 K€
Bâti de dépôt CVD/PVD	Dépôt couches	600 K€
MEB (SEM)	Imagerie	400 K€
Profilomètre	Métrologie	100 K€
Station de test	Caractérisation	200 K€
Total équipements		~3 M€
Aménagement SB		~5 M€
Total par salle complète		~8-10 M€

Budget Total Salles Blanches Pédagogiques

Poste	Investissement	Fonctionnement/an
3 salles blanches complètes	30 M€	6 M€
10 salles blanches légères	30 M€	5 M€
5 démonstrateurs mobiles	5 M€	1 M€
TOTAL	65 M€	12 M€/an

6.3 Plateformes Numériques

Plateforme Nationale de Simulation et E-Learning

Fonctionnalités

- Simulateurs de process (virtual fab)
- Outils EDA en mode cloud (licences mutualisées)
- MOOC et SPOC semiconducteurs
- Serious games de formation
- Bibliothèque de ressources pédagogiques

Partenariats technologiques

- Synopsys, Cadence, Siemens (licences académiques étendues)
- Silvaco, Coventor (simulation TCAD)
- Éditeurs français (à développer)

Budget

- Développement : 30 M€
- Licences logiciels : 10 M€/an
- Fonctionnement : 5 M€/an

7. Attractivité et Talents Internationaux

7.1 Diagnostic

Situation actuelle

- Fuite des cerveaux vers USA, Suisse, Asie
- Faible attractivité pour talents étrangers
- Salaires non compétitifs (vs TSMC, Intel, ASML)
- Complexité administrative (visa, reconnaissance diplômes)

Flux actuels

Flux	Volume/an	Tendance
Départs vers étranger (ingénieurs)	1 500	■
Arrivées de l'étranger (ingénieurs)	800	→
Départs vers étranger (docteurs)	600	■
Arrivées de l'étranger (docteurs)	400	→
Solde net	-900	Négatif

7.2 Objectifs

Indicateur	2026	2032	2040
Recrutements internationaux/an	800	2 500	5 000
Rapatriements de Français expatriés/an	200	800	1 500
Solde migratoire qualifié	-900	+1 000	+3 000
Part d'étrangers dans les formations	15%	25%	30%

7.3 Mesures d'Attractivité

Mesures Immédiates (2027-2029)

Mesure	Description	Coût/an
Passeport Talent Semi	Visa accéléré (2 semaines) pour profils pénitaires	2 M€
Prime d'installation	10 K€ pour chercheurs/ingénieurs étrangers	25 M€
Guichet unique	Accompagnement administratif personnalisé	5 M€
Cours de français intensifs	Gratuits pour recrutés et conjoints	10 M€
Aide au logement	Garantie locative + aide premier mois	15 M€

Mesures Structurelles (2029-2035)

Mesure	Description	Impact
Formations en anglais	50% des masters en anglais	+50% candidats internationaux
Double diplômes	Accords avec universités étrangères (30)	+500 étudiants/an
Chaires internationales	50 postes de professeurs étrangers	Effet d'entraînement
Salaires compétitifs	Alignement sur standards européens (+20%)	Rétention améliorée
Reconnaissance diplômes	Procédure accélérée équivalences	Réduction délais

Cibles Géographiques Prioritaires

Zone	Profils ciblés	Potentiel	Stratégie
Inde	Ingénieurs conception, docteurs	Très élevé	Partenariats IIT, salons

Zone	Profils ciblés	Potentiel	Stratégie
Taiwan	Ingénieurs process (retraités TSMC)	Élevé	Packages attractifs
Europe de l'Est	Ingénieurs, techniciens	Élevé	Accords universitaires
Maghreb	Techniciens, ingénieurs francophones	Moyen	Formations sur place
Chine	Chercheurs (diaspora)	Moyen	Sélectif, sécurité
Corée du Sud	Ingénieurs mémoires	Moyen	Partenariats industriels

7.4 Programme de Rapatriement des Talents Français

Cible : Français expatriés dans les semiconducteurs (estimés à 5 000-8 000)

Mesures incitatives

Mesure	Description	Impact
Exonération fiscale	50% d'exonération IR pendant 5 ans	Fort
Aide au retour	Prise en charge déménagement (15 K€ max)	Moyen
Réseau alumni	Animation communauté Français à l'étranger	Moyen
Offres d'emploi dédiées	Plateforme "French Semi Talents Return"	Fort
Reconnaissance expérience	Validation acquis de l'expérience facilitée	Moyen

Objectif : 1 500 rapatriements/an à horizon 2040

8. Gouvernance et Pilotage

8.1 Structure de Gouvernance

8.2 Agence Nationale Compétences Semiconducteurs

Statut : GIP (Groupement d'Intérêt Public) ou EPA

Missions

1. Piloter la mise en œuvre du plan de formation
2. Coordonner les acteurs (universités, entreprises, régions)
3. Gérer les certifications professionnelles
4. Animer l'observatoire des métiers et compétences

5. Coordonner les programmes de reconversion
6. Piloter l'attractivité internationale

Moyens

- Effectifs : 80 ETP
- Budget fonctionnement : 15 M€/an
- Budget intervention : 100 M€/an

8.3 Indicateurs de Pilotage

Catégorie	Indicateur	Fréquence	Source
Flux	Diplômés par niveau et spécialité	Annuelle	MESRI
Flux	Reconversions réalisées	Trimestrielle	France Travail
Flux	Recrutements internationaux	Annuelle	Ministère Intérieur
Qualité	Taux d'insertion à 6 mois	Annuelle	Enquêtes
Qualité	Satisfaction employeurs	Annuelle	Enquêtes
Qualité	Taux de remplissage formations	Annuelle	Établissements
Capacité	Places ouvertes par formation	Annuelle	Établissements
Budget	Consommation crédits	Trimestrielle	Agence
Attractivité	Candidatures / places	Annuelle	Parcoursup, etc.
Parité	% femmes par formation	Annuelle	Établissements

8.4 Calendrier de Mise en Œuvre

Phase	Période	Actions clés
Lancement	2027	Création Agence, premiers recrutements enseignants
Déploiement	2028-2029	Ouverture nouveaux cursus vague 1, premières reconversions
Montée en charge	2030-2032	Extension capacités, nouveaux campus opérationnels
Cruiser	2033-2040	Régime permanent, ajustements continus
Consolidation	2041-2047	Optimisation, pérennisation

9. Budget et Financement

9.1 Budget Global Formation (2027-2047)

Poste	Investissement	Fonctionnement (20 ans)	Total
Nouveaux cursus (création)	1 650 M€	3 000 M€	4 650 M€
Réforme cursus existants	300 M€	1 500 M€	1 800 M€
Infrastructure campus	1 450 M€	6 200 M€	7 650 M€
Salles blanches pédagogiques	65 M€	240 M€	305 M€
Plateformes numériques	30 M€	300 M€	330 M€
Reconversion professionnelle	—	4 000 M€	4 000 M€
Attractivité internationale	—	1 500 M€	1 500 M€
Agence nationale	20 M€	2 300 M€	2 320 M€
TOTAL	3 515 M€	19 040 M€	22 555 M€

9.2 Budget Annuel Moyen

Période	Budget annuel moyen
2027-2032 (lancement)	800 M€/an
2032-2039 (montée en charge)	1 200 M€/an
2039-2047 (cruiser)	1 300 M€/an
Moyenne 20 ans	1 130 M€/an

9.3 Sources de Financement

Source	Part	Montant 20 ans	Mécanisme
État (MESRI, Travail)	40%	9 000 M€	LFI, PIA, France 2030
Régions	20%	4 500 M€	CPER, compétence formation
Entreprises (taxe apprentissage + volontaire)	25%	5 600 M€	OPCO, fondations, mécénat
Union Européenne	10%	2 300 M€	FSE+, Erasmus+, Horizon
Apprenants (frais, CPF)	5%	1 100 M€	Droits inscription, CPF
TOTAL	100%	22 500 M€	

9.4 Retour sur Investissement

Hypothèses

- Coût moyen de formation : 80 K€/personne (cumul sur parcours)
- Salaire moyen des formés : 50 K€/an

- Durée de carrière : 35 ans
- Taux de cotisations et impôts : 50%

Calcul ROI

Indicateur	Valeur
Personnes formées (20 ans)	230 000
Investissement total	22,5 Md€
Coût par personne	~98 K€
Recettes fiscales et sociales générées (carrière)	875 K€/personne
Recettes totales générées	~200 Md€
ROI	x9

Autres bénéfices non quantifiés

- Réduction dépendance stratégique
- Effet d'entraînement sur l'écosystème
- Innovation et brevets
- Attractivité du territoire

Annexes

A.1 Liste des Formations à Créer (Synthèse)

Réf.	Niveau	Intitulé	Capacité 2040
DOC-01	Bac+8	Doctorat Architecture Processeurs/SoC	80/an
DOC-02	Bac+8	Doctorat Procédés Avancés	100/an
DOC-03	Bac+8	Doctorat Matériaux Microélectronique	70/an
DOC-04	Bac+8	Doctorat Industriel Équipements	50/an
ING-01	Bac+5	Ingénieur Architecte SoC	100/an
ING-02	Bac+5	Ingénieur Conception RISC-V	80/an
ING-03	Bac+5	Ingénieur Procédés Fabrication (renfort)	200/an
ING-04	Bac+5	Ingénieur Conception Équipements	120/an
ING-05	Bac+5	Ingénieur Packaging Avancé	80/an
ING-06	Bac+5	Master Conception Mémoires	50/an
ING-07	Bac+5	Master EDA/Outils Conception	50/an

Réf.	Niveau	Intitulé	Capacité 2040
ING-08	Bac+5	Ingénieur Test et Caractérisation	60/an
ING-09	Bac+5	Master Photonique Intégrée	40/an
ING-10	Bac+5	Master Cybersécurité Hardware	50/an
ING-11	Bac+5	Ingénieur Yield et Data Science	40/an
ING-12	Bac+5	Master Simulation TCAD	30/an
TECH-01	Bac+3	BUT Fabrication Semiconducteurs	800/an
TECH-02	Bac+3	BUT Packaging et Test	400/an
TECH-03	Bac+2	BTS Maintenance Équipements Semi	600/an
TECH-04	Bac+3	Licence Pro Métrologie	150/an
TECH-05	Bac+3	Licence Pro Chimie Procédés Semi	100/an

A.2 Partenariats Internationaux Cibles

Pays	Établissement	Type de partenariat
Taiwan	NTHU, NCTU	Double diplôme, échange chercheurs
Corée	KAIST, Seoul National	Double diplôme, recherche conjointe
États-Unis	MIT, Stanford, Berkeley	Échange chercheurs, cotutelles
Pays-Bas	TU Delft, TU Eindhoven	Double diplôme (lien ASML)
Allemagne	TU Dresden, TU Munich	Cursus conjoints, Erasmus+
Belgique	KU Leuven, IMEC Academy	Formation continue, recherche
Japon	Tokyo Tech, Tohoku	Échange chercheurs, équipements
Inde	IIT (Bombay, Delhi, Madras)	Recrutement, double diplôme

A.3 Calendrier Détaillé Ouvertures de Formations

Rentrée	Formations ouvertes
2027	ING-01 (Grenoble), TECH-01 (2 IUT), CERT-01 à 05
2028	ING-02, ING-04, TECH-01 (3 IUT supplémentaires), TECH-03 (5 lycées)
2029	DOC-01, DOC-02, ING-05, TECH-02 (3 IUT)
2030	ING-03 renforcé, ING-06, ING-07, TECH-01 (complet)
2031	DOC-03, DOC-04, ING-08, ING-09
2032	ING-10, ING-11, ING-12, TECH-04, TECH-05

Rentrée	Formations ouvertes
2033+	Montée en capacité de toutes les formations

Document de référence — Version 0.1

Projet GenToGen2027 / TOGAFrance

SVT_IT_ANX_C

Cartographie Industrielle Cible

SVT/TANX_C — Cartographie Industrielle Cible

Plan de Souveraineté IT 2027-2047

Document de référence : SVT/T00, SVT/TANX00, SVT/TANXA, SVT/TANX_B

Classification : Public

Auteur : Jeff / Jagrat

Date : Janvier 2026

Version : 0.1

Sommaire

1. Analyse de la Chaîne de Valeur Actuelle
 2. Chaîne de Valeur Cible 2047
 3. Cartographie des Entreprises à Créer
 4. Fiches Détailées par Segment
 5. Stratégie de Consolidation
 6. Écosystème de Soutien
 7. Plan d'Action et Calendrier
 8. Budget et Financement
-

1. Analyse de la Chaîne de Valeur Actuelle

1.1 Vue d'Ensemble de l'Industrie Mondiale

1.2 Acteurs Français Existantes

Fabrication (IDM et Fonderie)

Entreprise	CA 2024	Effectifs FR	Activité	Nœud technologique	Forces	Faiblesses
STMicroelectronics	17 Md\$	11 000	IDM	28nm (18nm FDSOI)	Leader européen, R&D forte	Pas de nœuds avancés
X-Fab	800 M\$	800	Fonderie spécialisée	180nm-60nm	Niches (auto, médical)	Taille limitée
Altis Semiconductor	150 M€	400	Fonderie mature	250nm+	Composants discrets	Technologie ancienne

Matériaux et Substrats

Entreprise	CA 2024	Effectifs FR	Activité	Position mondiale
Soitec	1,1 Md€	2 000	Substrats SOI	#1 mondial SOI
Air Liquide Electronics	2 Md€	1 500	Gaz ultra-purs	#2 mondial gaz électronique
Kem One	400 M€	300	Chimie fine	Position de niche

Conception (Fabless et IP)

Entreprise	CA 2024	Effectifs FR	Activité	Spécialité
Kalray	30 M€	200	Processeurs	MPPA (calcul massif)
GreenWaves Technologies	15 M€	80	Processeurs IA	GAP (edge AI)
Music not Noise	5 M€	30	Processeurs audio	DSP basse consommation
Music IC	10 M€	40	Circuits audio	Amplis, convertisseurs
Tiempo Secure	8 M€	50	IP sécurité	Circuits asynchrones
Dolphin Design	20 M€	100	IP basse consommation	Ultra-low power

Équipements et Services

Entreprise	CA 2024	Effectifs FR	Activité	Position
RECIF Technologies	25 M€	80	Manipulation wafers	Niche mondiale
SET	40 M€	150	Équipements packaging	Leader flip-chip
Screen Semiconductor FR	50 M€	100	Maintenance, support	Filiale japonaise
Pfeiffer Vacuum FR	80 M€	200	Pompes à vide	Filiale allemande

Test et Services

Entreprise	CA 2024	Effectifs FR	Activité
Presto Engineering	60 M€	200	Test, caractérisation
e-Xstream (Hexagon)	30 M€	100	Simulation
Serma Technologies	100 M€	500	Analyse, fiabilité

1.3 Diagnostic : Forces et Faiblesses

1.4 Gaps Critiques par Segment

Segment	Situation actuelle	Gap vs leaders	Urgence
Fonderie avancée (<14nm)	Néant	Total	Critique
Mémoires (DRAM, HBM)	Néant	Total	Critique
Équipements lithographie	Néant	Total	Critique
Équipements gravure/dépôt	Quelques PME	Majeur	Élevée
Packaging avancé (2.5D/3D)	Embryonnaire	Important	Élevée
Conception fabless	Quelques start-ups	Important	Élevée
EDA / Outils CAO	Néant	Total	Moyenne
Métrologie avancée	Partiel	Modéré	Moyenne
Substrats	Soitec (SOI)	Limité	Faible
Gaz et chimie	Air Liquide	Limité	Faible

2. Chaîne de Valeur Cible 2047

2.1 Vision Stratégique

Objectif : Construire une chaîne de valeur souveraine couvrant 70% des besoins critiques (défense, infrastructure, santé) avec un écosystème compétitif à l'export sur les niches d'excellence.

2.2 Positionnement Stratégique par Segment

Segment	Stratégie	Ambition 2047	Justification
Fonderie avancée	Partenariat EU	10% mondial (avec DE, NL)	Coûts prohibitifs seul
Fonderie mature	Expansion nationale	15% mondial	Marché auto, industriel
Mémoires	Niche (HBM, spécialisées)	3% mondial	Trop tard pour DRAM volume
Équipements litho	Partenariat + niches	5% mondial	ASML incontournable
Équipements process	Champion national	15% mondial	Créneau accessible
Packaging avancé	Leadership européen	12% mondial	Croissance forte, window
Conception fabless	Écosystème dense	8% mondial	Faible capex, forte valeur
IP et EDA	Niches spécialisées	5-10% mondial	Différenciation
Matériaux	Consolidation leadership	15-20% mondial	Acquis à défendre

2.3 Dimensionnement de l'Écosystème Cible

Catégorie	2026	2032	2039	2047
Grands groupes (>1 Md€ CA)	3	5	7	10
ETI (100 M€ - 1 Md€)	15	35	60	80
PME significatives (10-100 M€)	40	100	180	250
Start-ups (<10 M€)	80	200	350	400
Total entreprises	138	340	597	740
Emplois directs	50 000	90 000	150 000	200 000
CA total filière	25 Md€	50 Md€	90 Md€	130 Md€

3. Cartographie des Entreprises à Créer

3.1 Vue Synthétique

Segment	Entreprises existantes	À créer	À renforcer	Investissement total
Fonderie/IDM	3	2 (fabs)	3	55 Md€
Mémoires	0	1 (fab spécialisée)	—	12 Md€
Équipements lithographie	0	2	—	10 Md€
Équipements process	5	12	5	8 Md€
Équipements métrologie/test	3	6	3	4 Md€
Packaging/OSAT	2	8	2	6 Md€
Conception fabless	10	25	10	4 Md€
IP/EDA	3	5	3	2 Md€
Matériaux/Chimie	8	6	8	5 Md€
Services (test, design)	10	10	10	2 Md€
TOTAL	44	~75	~44	108 Md€

3.2 Matrice de Création par Phase

4. Fiches Détailées par Segment

4.1 Segment Fonderie et IDM

PROJ-FAB-01 : Extension et Modernisation STMicroelectronics Crolles

Type : Renforcement acteur existant

Situation actuelle

- Site de Crolles : 300mm, technologie FDSOI 28nm/18nm
- Capacité : ~15 000 wafers/mois
- Effectifs : 5 000 personnes

Projet

- Extension capacité : +20 000 wafers/mois
- Nouveau bâtiment salle blanche : 25 000 m²
- Migration vers FDSOI 10nm
- Ligne pilote pour nœuds avancés

Investissement : 7,5 Md€ (2027-2035)

Financement

Source	Part	Montant
STMicroelectronics	40%	3,0 Md€
État français	25%	1,9 Md€
Union Européenne (Chips Act)	25%	1,9 Md€
Région AURA	10%	0,7 Md€

Emplois créés : +3 000 directs, +6 000 indirects

Calendrier

Phase	Période	Contenu
1	2027-2029	Construction nouveau bâtiment
2	2029-2031	Installation équipements
3	2031-2033	Montée en charge production
4	2033-2035	Pleine capacité

PROJ-FAB-02 : Fab France 14nm — Nouvelle Fonderie Souveraine

Type : Création nouvelle entreprise

Concept

Créer une fonderie française/européenne capable de produire des puces en technologie 14nm FinFET, couvrant les besoins souverains (défense, infrastructure critique).

Caractéristiques techniques

Paramètre	Spécification
Technologie	14nm FinFET
Taille wafer	300mm
Capacité cible	40 000 wafers/mois
Surface salle blanche	35 000 m ²
Surface totale site	50 hectares

Localisation proposée : Nouvelle implantation (Nord ou Est France) ou extension Saclay

Critères de choix site

- Disponibilité foncière (50+ ha)
- Accès eau (500 000 m³/an)
- Électricité (200 MW, bas carbone)
- Bassin d'emploi technique
- Accessibilité (autoroute, TGV, aéroport)

Investissement : 18 Md€ (2028-2038)

Structure juridique proposée

- Joint-venture européenne
- Actionnariat : France 40%, Allemagne 30%, Pays-Bas 20%, Autres EU 10%
- Gouvernance paritaire avec golden share française pour décisions stratégiques

Partenariats technologiques

- Intel (licence technologie FinFET)
- ASML (équipements lithographie)
- Lam Research / Applied Materials (équipements process)
- CEA-Leti (R&D, qualification process)

Emplois : 5 000 directs + 10 000 indirects

Calendrier

Phase	Période	Contenu	Budget
Études	2027-2028	Faisabilité, site, partenariats	200 M€
Construction	2029-2033	Bâtiments, infrastructure	6 Md€
Équipement	2032-2036	Installation, qualification	10 Md€
Ramp-up	2036-2038	Montée en volume	1,8 Md€

PROJ-FAB-03 : Fab Européenne 7nm/5nm (Participation Française)

Type : Projet européen avec participation française

Concept

Participation française au projet européen de fonderie avancée sub-10nm, en partenariat avec l'Allemagne (Intel Magdeburg) et les Pays-Bas.

Rôle France

- Co-investissement (20% du projet)
- Fourniture équipements français
- Participation R&D (CEA-Leti)
- Clients garantis (défense, espace)

Investissement France : 8 Md€ sur 2030-2042

Retombées

- Accès garanti à capacité de production avancée
- Montée en compétences des équipes françaises
- Commandes pour équipementiers français

PROJ-FAB-04 : Fab Mémoires Spécialisées (HBM/eMRAM)

Type : Création nouvelle entreprise

Concept

Créer une capacité de production de mémoires spécialisées haute performance (HBM pour l'IA, eMRAM pour embarqué), segment à forte croissance et moindre intensité capitalistique que la DRAM standard.

Positionnement

- Ne pas concurrencer Samsung/SK Hynix sur DRAM standard
- Cibler les mémoires différencierées : HBM, MRAM, ReRAM
- Applications : IA, automobile, aérospatial, défense

Partenariats

- STMicroelectronics (intégration)
- CEA-Leti (R&D mémoires émergentes)
- Clients captifs (constructeurs IA européens)

Investissement : 12 Md€ (2032-2045)

Emplois : 2 500 directs

4.2 Segment Équipements

PROJ-EQP-01 : Champion National Lithographie — "LithoFrance"

Type : Création nouvelle entreprise

Contexte

ASML détient un monopole mondial sur la lithographie EUV. La dépendance est totale et représente un risque stratégique majeur. L'objectif n'est pas de concurrencer ASML sur l'EUV mais de :

1. Développer des alternatives DUV avancées
2. Maîtriser les technologies de lithographie pour les générations futures
3. Créer une capacité de maintenance souveraine

Positionnement stratégique

Technologie	Leader actuel	Stratégie France
EUV	ASML (monopole)	Partenariat, pas de concurrence directe
DUV immersion	ASML, Nikon, Canon	Développement alternatif
NIL (nanoimprint)	Canon, EV Group	Opportunité de leadership
Lithographie directe (e-beam)	Niche	Potentiel souverain

Business model

- Phase 1 (2027-2032) : Services de maintenance et retrofit
- Phase 2 (2032-2038) : Équipements DUV mid-range
- Phase 3 (2038-2047) : Technologies alternatives (NIL, multi-beam)

Structure

- Création ex nihilo avec essaimage CEA-Leti
- Partenariat avec acteurs optiques français (Thales, Safran)
- Licences technologiques (ASML pour maintenance, universités)

Équipe fondatrice cible

- 20 experts lithographie (CEA-Leti, ex-ASML, ex-Nikon)
- 10 ingénieurs optique (Thales, Safran)
- 5 managers industriels expérimentés

Investissement : 6 Md€ (2027-2042)

Phase	Période	Investissement	Objectif
Amorçage	2027-2029	200 M€	Équipe, R&D, prototypes
Développement	2029-2035	2 Md€	Premier équipement commercial
Industrialisation	2035-2042	3,8 Md€	Gamme complète, export

Emplois cibles : 2 000 (2035), 4 000 (2045)

CA cible : 500 M€ (2035), 2 Md€ (2045)

PROJ-EQP-02 : ETI Gravure Plasma — "PlasmaFab"

Type : Création nouvelle entreprise

Concept

Créer un équipementier français spécialisé dans les équipements de gravure plasma, segment clé où Applied Materials et Lam Research dominent.

Positionnement

- Gravure plasma pour nœuds matures (28nm et au-dessus)
- Équipements spécialisés (matériaux III-V, SiC)
- Prix compétitif (-20% vs leaders américains)

Avantages compétitifs visés

- Proximité clients européens (STMicro, Infineon, NXP)
- Support et maintenance en français
- Customisation pour applications spécifiques

Structure

- Start-up deep tech avec spin-off CEA-Leti
- Partenariat avec industriel français (Air Liquide, Pfeiffer)

Investissement : 800 M€ (2028-2038)

Emplois cibles : 500 (2035), 1 200 (2045)

CA cible : 100 M€ (2035), 400 M€ (2045)

PROJ-EQP-03 : ETI Dépôt Couches Minces — "DepotTech"

Type : Création nouvelle entreprise

Concept

Équipementier spécialisé dans les équipements de dépôt de couches minces (CVD, PVD, ALD) pour la microélectronique.

Segments cibles

- ALD (Atomic Layer Deposition) pour nœuds avancés
- CVD spécialisé (diélectriques low-k, métaux)
- PVD pour interconnexions

Investissement : 600 M€ (2029-2040)

Emplois cibles : 400 (2035), 900 (2045)

PROJ-EQP-04 : Cluster PME Équipements Process

Type : Création et consolidation de PME

Concept

Faire émerger un écosystème de 10-15 PME spécialisées sur des niches d'équipements process, puis les consolider en ETI.

Niches ciblées

Niche	PME à créer	Investissement unitaire	Marché mondial
Nettoyage wafers	2	50 M€	3 Md€
CMP (polissage)	2	60 M€	4 Md€
Recuit rapide (RTP)	1	40 M€	1,5 Md€
Implantation ionique	1	80 M€	2 Md€
Épitaxie	2	70 M€	2 Md€
Manipulation wafers	1 (RECIF)	30 M€	1 Md€
Automation fab	2	40 M€	3 Md€

Mécanisme de soutien

- Incubateur dédié "FabEquip Accelerator"
- Tickets d'amorçage : 2-5 M€ par projet
- Accompagnement technique : accès CEA-Leti
- Clients pilotes : STMicro, futures fabs

Investissement total : 1,5 Md€ (2027-2040)

Emplois cibles : 3 000 (cumulé 2045)

PROJ-EQP-05 : ETI Métrologie Semiconducteurs — "MetroSemi"

Type : Création par consolidation

Concept

Créer un champion français de la métrologie semiconducteurs par consolidation de PME existantes et création de nouvelles activités.

Périmètre

- Métrologie dimensionnelle (CD-SEM, scatterométrie)
- Métrologie de films (ellipsométrie, XRR)
- Inspection de défauts
- Métrologie électrique

Cibles d'acquisition/partenariat

- PME françaises existantes
- Activités métrologie de groupes diversifiés
- Start-ups deep tech

Investissement : 500 M€ (2028-2038)

Emplois cibles : 800 (2040)

PROJ-EQP-06 : ETI Équipements de Test — "TestFrance"

Type : Création nouvelle entreprise

Concept

Développer des équipements de test (ATE) pour semiconducteurs, marché dominé par Teradyne et Advantest.

Positionnement

- Test pour applications spécifiques (auto, aéro, défense)
- Test de puces françaises/européennes
- Intégration avec design houses françaises

Investissement : 400 M€ (2030-2042)

Emplois cibles : 600 (2042)

4.3 Segment Packaging et OSAT

PROJ-PKG-01 : Champion Packaging Avancé — "PackFrance 3D"

Type : Création nouvelle entreprise

Contexte

Le packaging avancé (2.5D, 3D, chiplets) est le segment à plus forte croissance. La France a une opportunité de prendre des positions avant que le marché ne se consolide.

Technologies cibles

Technologie	Applications	Maturité	Position visée
Fan-out WLP	Mobile, IoT	Mature	Fast follower
2.5D (interposer)	HPC, IA	Croissance	Leader européen
3D stacking	Mémoires HBM	Émergent	Pioneer
Chiplets	Processeurs	Émergent	Co-leader
Hybrid bonding	Tout	Futur	R&D avancée

Structure

- Joint-venture : STMicro (30%) + SET (20%) + Investisseurs (30%) + État (20%)
- Site : Extension site SET (Alpes) + nouveau site (Toulouse)

Capacité cible

- 2035 : 10 000 wafers équivalents/mois
- 2045 : 50 000 wafers équivalents/mois

Investissement : 4 Md€ (2028-2042)

Emplois cibles : 3 000 (2042)

PROJ-PKG-02 : Réseau OSAT France

Type : Création de plusieurs entreprises

Concept

Créer 5-8 entreprises OSAT (Outsourced Semiconductor Assembly and Test) pour couvrir les besoins de packaging et test externalisés.

Spécialisations

Entreprise	Spécialité	Localisation	Investissement
OSAT-Auto	Packaging automobile (AEC-Q)	Toulouse	300 M€
OSAT-Défense	Packaging haute fiabilité	Région parisienne	250 M€
OSAT-RF	Packaging RF et hyperfréquences	Sophia-Antipolis	200 M€
OSAT-Power	Packaging puissance (SiC, GaN)	Tours	300 M€
OSAT-Médical	Packaging implantables	Lyon	150 M€

Investissement total : 1,5 Md€

Emplois cibles : 2 500 (cumulé)

4.4 Segment Conception (Fabless et IP)

PROJ-DES-01 : Écosystème Fabless RISC-V

Type : Programme d'accélération

Contexte

RISC-V est une opportunité historique de s'affranchir des architectures propriétaires (ARM, x86). La France doit créer un écosystème de conception autour de RISC-V.

Composantes du programme

Composante	Description	Budget
Incubateur RISC-V	Accompagnement start-ups	100 M€
Fonds d'investissement	Tickets 1-20 M€	500 M€
Plateforme de conception	Outils EDA mutualisés	50 M€
Programme de R&D	Cœurs souverains	300 M€
Certification	Processus de qualification	50 M€

Cibles de création

- 15 start-ups fabless RISC-V (2027-2035)
- 5 scale-ups (>50 M€ CA) à horizon 2040
- 2 licornes potentielles à horizon 2045

Domaines d'application prioritaires

1. Processeurs edge AI / IoT
2. Processeurs sécurisés (défense, paiement)
3. Accélérateurs spécialisés (signal, crypto)
4. Processeurs automobiles (ADAS)
5. Processeurs pour le spatial

Investissement total : 1 Md€ (2027-2040)

Emplois cibles : 3 000 ingénieurs conception (2040)

PROJ-DES-02 : Renforcement Kalray — Champion National Processeurs

Type : Renforcement acteur existant

Situation actuelle

Kalray est la seule entreprise française à concevoir des processeurs haute performance (MPPA). Position fragile mais technologie différenciante.

Plan de développement

Phase	Période	Objectif	Financement
Survie	2027-2029	Atteindre rentabilité	100 M€
Croissance	2029-2035	Déploiement data centers	200 M€
Leadership	2035-2040	Champion européen	300 M€

Marchés cibles

- Data centers (accélération IA)
- Automobile (ADAS niveau 4-5)
- Défense (systèmes embarqués critiques)

Investissement public : 300 M€ (subventions + participations)

Emplois cibles : 1 500 (2040)

PROJ-DES-03 : Éditeurs EDA Souverains

Type : Création et acquisition

Contexte

Les outils de conception (EDA) sont dominés par Synopsys, Cadence et Siemens. Dépendance totale et risque d'embargo.

Stratégie

1. Développer des outils open source (participation communauté mondiale)
2. Créer des éditeurs sur des niches spécifiques
3. Acquérir des start-ups EDA prometteuses

Niches ciblées

Niche	Potentiel	Investissement
Vérification formelle	Élevé	80 M€
Synthèse analogique	Moyen	60 M€
Place & route spécialisé	Moyen	70 M€
Simulation thermique 3D	Élevé	50 M€
IA pour EDA	Très élevé	100 M€

Investissement total : 400 M€

Emplois cibles : 800 (2040)

PROJ-DES-04 : Consolidation IP Françaises

Type : Consolidation

Acteurs existants

- Dolphin Design (ultra-low power)
- Tiempo Secure (sécurité)
- Music IC / Music not Noise (audio)

Objectif

Créer un groupe IP français de taille critique pouvant rivaliser avec ARM, Imagination, CEVA.

Scénario de consolidation

- Holding "FranceIP" regroupant les acteurs
- Investissement en R&D mutualisé

- Force commerciale commune internationale

Investissement : 300 M€ (acquisitions + développement)

CA cible groupe : 500 M€ (2040)

4.5 Segment Matériaux et Chimie

PROJ-MAT-01 : Extension Soitec — Leadership Substrats

Type : Renforcement acteur existant

Situation

Soitec est n°1 mondial des substrats SOI. Position à défendre et étendre.

Plan de développement

Axe	Investissement	Objectif
Extension capacité SOI	1 Md€	+50% capacité
Substrats SiC	500 M€	#3 mondial
Substrats GaN	300 M€	Position de leader
R&D substrats avancés	200 M€	Génération future

Investissement total : 2 Md€ (2027-2037)

Emplois supplémentaires : +2 000

PROJ-MAT-02 : Cluster Chimie Électronique

Type : Création PME/ETI

Concept

Développer un écosystème de fournisseurs français de produits chimiques pour la microélectronique.

Segments

Segment	PME à créer	Investissement	Leaders actuels
Résines photosensibles	2	150 M€	JSR, TOK, Shin-Etsu
Précursors ALD/CVD	2	100 M€	Entegris, Versum
Slurries CMP	1	80 M€	CMC, Fujimi
Solvants ultra-purs	1	60 M€	BASF, Honeywell
Acides/bases ultra-purs	1	50 M€	BASF, KMG

Partenariats

- Air Liquide (distribution, purification)
- Arkema (chimie de spécialité)
- Solvay (matériaux avancés)

Investissement total : 500 M€

Emplois cibles : 1 500 (2040)

PROJ-MAT-03 : Sécurisation Terres Rares et Matériaux Critiques

Type : Programme stratégique

Contexte

La Chine contrôle 60% de la production mondiale de terres rares, essentielles pour certains composants.

Actions

Action	Budget	Objectif
Stocks stratégiques	500 M€	2 ans de consommation
Recyclage électronique	200 M€	20% des besoins
Diversification sources	100 M€	Accords avec Australie, Canada
Substitution matériaux	150 M€	R&D alternatives

Investissement total : 950 M€

5. Stratégie de Consolidation

5.1 Vision de l'Écosystème Consolidé 2047

5.2 Mouvements de Consolidation Anticipés

Période	Mouvement	Acteurs	Objectif
2028-2030	Fusion IP	Dolphin + Tiempo + autres	Créer FranceIP
2030-2033	Consolidation équipements	PME process	Créer 3-4 ETI
2032-2035	Consolidation packaging	Start-ups + SET	Créer PackFrance
2035-2038	Consolidation OSAT	5 OSAT régionaux	Créer réseau national
2038-2042	Consolidation design	Scale-ups RISC-V	Créer champions fabless

5.3 Rôle de l'État dans la Consolidation

Principes

1. Faciliter sans forcer (incitations, pas de dirigisme)
2. Préserver la concurrence interne saine
3. Créer des champions capables d'exporter
4. Protéger contre les prédateurs étrangers (screening IDE)

Outils

Outil	Usage
BPI France	Financement fusions, bridge loans
Fonds souverain	Prises de participation stratégiques
Screening IDE	Blocage acquisitions sensibles
Commande publique	Création de marchés captifs
Fiscalité	Incitations aux fusions franco-françaises

6. Écosystème de Soutien

6.1 Infrastructure de Financement

6.2 Infrastructure de R&D et Innovation

Structure	Mission	Budget annuel
CEA-Leti	R&D process et intégration	400 M€
CEA-List	R&D systèmes et logiciel	150 M€
CNRS (labos)	Recherche fondamentale	100 M€
IRT Nanoelec	Transfert technologique	80 M€
Pôles de compétitivité	Animation écosystème	30 M€

6.3 Infrastructure d'Accompagnement

Structure	Mission	Capacité
Incubateur FabTech	Accompagnement start-ups équipements	30 start-ups/an
Accélérateur RISC-V	Programme dédié conception	15 start-ups/an

Structure	Mission	Capacité
Station F - Vertical Semi	Incubation généraliste	50 start-ups
Technocentres régionaux	Accompagnement local	100 projets/an

6.4 Commande Publique Stratégique

Principe : Utiliser la commande publique pour créer des marchés captifs et soutenir l'écosystème.

Secteur	Volume annuel	Part française cible
Défense	2 Md€	80%
Spatial	500 M€	70%
Santé publique	300 M€	60%
Administration	400 M€	50%
Énergie (EDF, etc.)	600 M€	60%
Transport (SNCF, etc.)	400 M€	50%
Total mobilisable	4,2 Md€	~60%

7. Plan d'Action et Calendrier

7.1 Phase 1 : Fondations (2027-2032)

Année	Actions clés	Budget
2027	Création Fonds Souverain Semi, Lancement incubateurs, Études de faisabilité fabs	3 Md€
2028	Création LithoFrance, 5 premières start-ups équipements, Extension STMicro (lancement)	5 Md€
2029	Création PlasmaFab et DepotTech, 10 start-ups fabless RISC-V, Décision site Fab 14nm	6 Md€
2030	Lancement construction Fab 14nm, Création PackFrance, Consolidation IP (FranceIP)	8 Md€
2031	Premier équipement LithoFrance, 5 OSAT régionaux lancés, Extension Soitec complète	7 Md€
2032	Fab 14nm : fin construction, Écosystème fabless : 25 entreprises, Cluster chimie opérationnel	6 Md€

Budget Phase 1 : 35 Md€

7.2 Phase 2 : Industrialisation (2032-2039)

Année	Actions clés	Budget
2033	Fab 14nm : installation équipements, LithoFrance : gamme commerciale, Consolidation équipementiers	7 Md€
2034	Fab 14nm : qualification, PackFrance : capacité x3, Champions fabless émergents	6 Md€
2035	Fab 14nm : production volume, Participation Fab EU 7nm, Export équipements	7 Md€
2036	Extension capacités toutes fabs, 3 licornes fabless, Réseau OSAT complet	6 Md€
2037	Fab mémoires spécialisées (lancement), Consolidation ETI, Leadership packaging EU	7 Md€
2038	Maturité écosystème équipements, Export mondial, Préparation phase 3	6 Md€
2039	Bilan phase 2, Ajustements stratégiques, Lancement projets phase 3	6 Md€

Budget Phase 2 : 45 Md€

7.3 Phase 3 : Leadership (2039-2047)

Période	Actions clés	Budget
2039-2042	Participation Fab EU 3nm, Technologies post-silicium, Champions mondiaux (3-5)	15 Md€
2042-2045	Consolidation leadership, Export massif, Nouvelles générations	8 Md€
2045-2047	Maturité écosystème, Ajustements, Préparation cycle suivant	5 Md€

Budget Phase 3 : 28 Md€

7.4 Jalons Clés

8. Budget et Financement

8.1 Budget Total par Segment

Segment	Phase 1	Phase 2	Phase 3	Total
Fonderie/IDM	15 Md€	25 Md€	15 Md€	55 Md€
Mémoires	2 Md€	5 Md€	5 Md€	12 Md€
Équipements (tous)	8 Md€	10 Md€	4 Md€	22 Md€
Packaging/OSAT	3 Md€	3 Md€	—	6 Md€
Conception/IP/EDA	4 Md€	2 Md€	—	6 Md€
Matériaux/Chimie	3 Md€	—	2 Md€	5 Md€
Fonds/Écosystème	—	—	2 Md€	2 Md€
TOTAL	35 Md€	45 Md€	28 Md€	108 Md€

8.2 Sources de Financement

Source	Part	Montant	Mécanisme
Entreprises (fonds propres)	35%	38 Md€	Investissements directs
État français	25%	27 Md€	Subventions, prêts, participations
Union Européenne	20%	22 Md€	Chips Act, IPCEI, Horizon Europe
Investisseurs privés	12%	13 Md€	VC, PE, fonds souverains étrangers
Régions	5%	5 Md€	Aides à l'implantation
Banques (dette)	3%	3 Md€	Prêts garantis
TOTAL	100%	108 Md€	

8.3 Retour sur Investissement

Indicateurs économiques 2047

Indicateur	Valeur
CA filière française	130 Md€
Emplois directs	200 000
Emplois indirects	400 000
Exportations	60 Md€

Indicateur	Valeur
Balance commerciale semi	+20 Md€ (vs -15 Md€ en 2025)
Recettes fiscales générées	25 Md€/an
PIB additionnel	80 Md€/an

ROI pour l'État

- Investissement public : 27 Md€ sur 20 ans
 - Recettes fiscales cumulées : 300 Md€ (20 ans)
 - **ROI : x11**
-

Annexes

A.1 Liste des 75 Entreprises à Créer

Réf.	Nom projet	Segment	Type	Investissement	Emplois 2045
FAB-01	Extension STMicro	Fonderie	Renforcement	7,5 Md€	3 000
FAB-02	Fab France 14nm	Fonderie	Création	18 Md€	5 000
FAB-03	Fab EU 7nm (part FR)	Fonderie	Participation	8 Md€	1 000
FAB-04	Fab Mémoires	Mémoires	Création	12 Md€	2 500
EQP-01	LithoFrance	Équipements	Création	6 Md€	4 000
EQP-02	PlasmaFab	Équipements	Création	800 M€	1 200
EQP-03	DepotTech	Équipements	Création	600 M€	900
EQP-04a-j	10 PME process	Équipements	Création	1,5 Md€	3 000
EQP-05	MetroSemi	Équipements	Consolidation	500 M€	800
EQP-06	TestFrance	Équipements	Création	400 M€	600
PKG-01	PackFrance 3D	Packaging	Création	4 Md€	3 000
PKG-02a-e	5 OSAT	Packaging	Création	1,5 Md€	2 500
DES-01a-o	15 start-ups RISC-V	Conception	Création	500 M€	2 000
DES-02	Renforcement Kalray	Conception	Renforcement	300 M€	1 500
DES-03a-e	5 éditeurs EDA	Conception	Création	400 M€	800
DES-04	FranceIP	Conception	Consolidation	300 M€	1 000
MAT-01	Extension Soitec	Matériaux	Renforcement	2 Md€	2 000
MAT-02a-g	7 PME chimie	Matériaux	Création	500 M€	1 500
MAT-03	Stocks stratégiques	Matériaux	Programme	950 M€	—

Réf.	Nom projet	Segment	Type	Investissement	Emplois 2045
...	(autres projets)

A.2 Cartographie Géographique Cible

Région	Vocation	Entreprises 2047	Emplois 2047
Auvergne-Rhône-Alpes	Fabrication, R&D, Équipements	200	70 000
Île-de-France	Conception, R&D, Siège	180	45 000
Occitanie	Packaging, Test, Spatial	120	35 000
Bretagne	Télécom, Cybersécurité	80	20 000
Nouvelle-Aquitaine	Power, Automobile	60	15 000
Provence-Alpes-Côte d'Azur	Design, Photonique	50	10 000
Autres régions	Divers	50	5 000
TOTAL		740	200 000

A.3 Partenariats Internationaux Clés

Partenaire	Domaine	Type de partenariat	Priorité
Intel	Technologie FinFET	Licence + JV	Critique
ASML	Équipements litho	Maintenance + R&D	Critique
TSMC	Accès capacité	Accord commercial	Élevée
Samsung	Mémoires	Licence technologique	Élevée
Applied Materials	Équipements process	Partenariat technologique	Élevée
IMEC (Belgique)	R&D	Consortium	Élevée
Fraunhofer (Allemagne)	R&D	Bilatéral	Moyenne
IIT (Inde)	Talents, design	Formation, JV	Moyenne

Document de référence — Version 0.1

Projet GenToGen2027 / TOGAFrance

SVT_IT_ANX_D

Feuille de Route Technologique

SVT/TANX_D — Feuille de Route Technologique

Plan de Souveraineté IT 2027-2047

Document de référence : SVT/T00, SVT/TANX00, SVT/TANXA, SVT/TANXB, SVT/TANXC

Classification : Public

Auteur : Jeff / Jagrat

Date : Janvier 2026

Version : 0.1

Sommaire

1. Contexte et Enjeux Technologiques
 2. Roadmap des Nœuds Technologiques
 3. Technologies Clés par Domaine
 4. Programmes R&D Structurants
 5. Articulation Recherche-Industrie
 6. Propriété Intellectuelle et Brevets
 7. Veille et Anticipation Technologique
 8. Budget et Calendrier R&D
-

1. Contexte et Enjeux Technologiques

1.1 État de l'Art Mondial 2025-2026

1.2 Loi de Moore et Ses Limites

Évolution historique

Période	Nœud	Densité (MTr/mm ²)	Coût R&D nœud
2010	32nm	15	1 Md\$
2014	14nm	40	3 Md\$
2018	7nm	100	5 Md\$
2022	3nm	250	10 Md\$
2026	2nm	400	15 Md\$
2030 (proj.)	1nm	600	25 Md\$

Limites physiques approchantes

- Effets quantiques sous 3nm (tunneling)
- Dissipation thermique critique
- Variabilité des procédés
- Coûts exponentiels

Implications stratégiques

- La course aux nœuds avancés devient intenable économiquement
- Opportunités dans les "More than Moore" (packaging, spécialisation)
- FDSOI : avantage français à exploiter sur les nœuds matures optimisés

1.3 Tendances Technologiques Majeures

1.4 Positionnement Stratégique France

Principe directeur : Ne pas chercher à rattraper le retard sur tous les fronts, mais :

1. **Consolider** les positions d'excellence existantes (FDSOI, substrats)
2. **Sauter** des générations en investissant dans les ruptures
3. **Spécialiser** sur des niches à haute valeur stratégique
4. **Coopérer** au niveau européen sur les investissements massifs

Axes prioritaires retenus

Axe	Justification	Horizon
FDSOI avancé (10nm)	Compétence existante, marché porteur	2027-2035
FinFET 14nm	Souveraineté, partenariat	2030-2040
Packaging 3D / Chiplets	Croissance forte, window d'opportunité	2027-2040
RISC-V	Architecture ouverte, souveraineté	2027-2045
Photonique intégrée	Excellence française, marchés futurs	2030-2047
Calcul quantique	Position de leader à consolider	2027-2047
Wide bandgap (SiC/GaN)	Transition énergétique, automobile	2027-2040

2. Roadmap des Nœuds Technologiques

2.1 Trajectoire France/Europe 2027-2047

2.2 Détail par Nœud Technologique

FDSOI 18nm/12nm/10nm (Filière STMicroelectronics)

Situation actuelle

- STMicro produit en volume en FDSOI 18nm à Crolles
- Technologie différentiante : faible consommation, RF excellent, haute température
- Applications : IoT, automobile, RF, wearables

Roadmap détaillée

Nœud	Période	TRL	Objectif	Investissement
18nm	2027-2035	9	Volume, extension capacité	2 Md€
12nm	2028-2038	6→9	Développement, puis production	3 Md€
10nm	2032-2045	4→8	R&D avancée, pilote industriel	4 Md€

Caractéristiques techniques cibles

Paramètre	18nm (actuel)	12nm (2032)	10nm (2040)
Densité logique	20 MTr/mm ²	35 MTr/mm ²	50 MTr/mm ²
Fréquence max	1,5 GHz	2,5 GHz	3,5 GHz

Paramètre	18nm (actuel)	12nm (2032)	10nm (2040)
Consommation (vs 28nm)	-40%	-55%	-65%
Tension min (Vdd)	0,5V	0,4V	0,35V
Applications RF (Fmax)	300 GHz	350 GHz	400 GHz

Avantages compétitifs FDSOI

- Body biasing : ajustement dynamique des performances
- Back-bias : réduction leakage sans coût de masques
- Simplicité relative vs FinFET (moins de masques)
- Excellent pour RF et applications basse consommation

FinFET 14nm (Fab France)

Contexte

Le 14nm FinFET est le "sweet spot" pour de nombreuses applications ne nécessitant pas les nœuds les plus avancés : automobile, industriel, défense, infrastructure.

Stratégie d'acquisition technologique

Option	Partenaire	Avantages	Inconvénients
Licence Intel	Intel	Technologie mature, support	Coût licence élevé, dépendance
Licence Samsung	Samsung	Alternative, négociation	Moins mature en 14nm
Co-développement	TSMC	Accès expertise	TSMC peu enclin
Développement propre	CEA-Leti	Indépendance totale	Délai +5 ans, coût x2

Recommandation : Licence Intel + co-développement CEA-Leti pour les spécificités françaises.

Roadmap détaillée

Phase	Période	Activité	Budget
Négociation licence	2027-2028	Accord Intel, transfer pack	500 M€
Adaptation process	2028-2030	Intégration CEA-Leti, spécificités	1,5 Md€
Installation fab	2030-2034	Équipements, qualification	12 Md€
Ramp-up production	2034-2036	Montée en volume	2 Md€
Production volume	2036+	40K wafers/mois	Opérationnel

Spécifications cibles

Paramètre	Valeur cible
Densité logique	40 MTr/mm ²
Fréquence max	3,5 GHz
Nombre de couches métal	12-15
Tension nominale	0,75V

Paramètre	Valeur cible
Rendement mature	>90%

Nœuds Avancés 7nm/5nm/3nm (Participation Européenne)

Stratégie

La France ne peut pas financer seule une fab sub-10nm (coût >30 Md€). Participation au consortium européen avec l'Allemagne et les Pays-Bas.

Rôle de la France dans le consortium

Contribution	Description	Valeur
Co-investissement	20% du projet	6-8 Md€
R&D (CEA-Leti)	Développement process	1 Md€
Équipements français	Fourniture équipementiers FR	2 Md€
Clients garantis	Commandes défense/spatial	500 M€/an
Talents	Formation ingénieurs	500 personnes

Roadmap consortium européen

Nœud	Période	Localisation	Technologie
7nm	2032-2038	Allemagne (Intel Magdeburg)	Intel 4 equivalent
5nm	2036-2042	À définir	Intel 3 / GAA
3nm	2040-2047	À définir	GAA / CFET

Technologies Beyond CMOS

Gate-All-Around (GAA) / Nanosheet

Aspect	Description
Principe	Grille entoure complètement le canal (vs 3 côtés FinFET)
Avantages	Meilleur contrôle électrostatique, scaling continu
Maturité	Production TSMC/Samsung en 3nm (2024-2025)
Position France	R&D CEA-Leti, pas de production prévue avant 2040

CFET (Complementary FET)

Aspect	Description
Principe	Empilement vertical NMOS sur PMOS
Avantages	Densité x2 vs GAA à iso-nœud
Maturité	TRL 3-4, production estimée 2030+ (leaders)
Position France	R&D exploratoire, horizon 2040+

Matériaux 2D (Graphène, MoS₂, WS₂)

Aspect	Description
Principe	Canaux ultra-minces (monoatomiques)
Avantages	Mobilité élevée, scaling ultime
Maturité	TRL 2-3, nombreux défis d'intégration
Position France	Recherche active (CNRS, CEA), potentiel de leadership

2.3 Matrice TRL par Technologie

3. Technologies Clés par Domaine

3.1 Lithographie

État de l'Art et Évolution

Génération	Longueur d'onde	Résolution	Leader	Position FR
DUV (KrF)	248 nm	130-250nm	Nikon, Canon	Utilisation
DUV (ArF immersion)	193 nm	38-80nm	ASML, Nikon	Utilisation
EUV	13,5 nm	13-38nm	ASML (monopole)	Dépendance totale
High-NA EUV	13,5 nm	8-13nm	ASML	Accès limité

Enjeux pour la France

- Court terme** : Sécuriser l'accès aux équipements ASML
- Moyen terme** : Développer des alternatives partielles (DUV avancé, NIL)
- Long terme** : Participer aux technologies post-EUV

Roadmap Lithographie France

Technologie	Objectif	Période	Budget R&D
DUV immersion (utilisation)	Maîtrise process	2027-2035	200 M€
EUV (utilisation)	Accès consortium EU	2032-2047	500 M€
NIL (nanoimprint)	Leadership de niche	2028-2040	800 M€
Lithographie directe (e-beam)	Prototypage souverain	2027-2035	300 M€

Technologie	Objectif	Période	Budget R&D
Multi-beam e-beam	Masques avancés	2030-2042	400 M€

Focus : Lithographie par Nanoimpression (NIL)

Opportunité stratégique

Aspect	Description
Principe	Transfert mécanique de motifs par moule
Avantages	Coût équipement 10x inférieur à EUV, résolution sub-10nm possible
Applications	Mémoires, photonique, bio-puces, structures 3D
Concurrence	Canon, EV Group, quelques start-ups
Potentiel FR	Créneau accessible pour un champion national

Programme proposé : "NIL-France"

Phase	Période	Objectif	Budget
R&D fondamentale	2027-2030	Matériaux de moule, résines, procédés	150 M€
Prototypage	2030-2034	Équipement pilote, démonstrations	300 M€
Industrialisation	2034-2040	Production équipements commerciaux	350 M€

3.2 Gravure et Dépôt

Technologies de Gravure

Technologie	Application	Maturité	Position FR
RIE (Reactive Ion Etching)	Standard	Mature	Utilisation
ICP (Inductively Coupled Plasma)	Haute densité	Mature	Utilisation
ALE (Atomic Layer Etching)	Nœuds avancés	Croissance	R&D CEA-Leti
Gravure cryo	Structures 3D	Émergent	Potentiel

Roadmap Gravure France

Objectif	Période	Actions
Maîtrise ALE	2027-2032	R&D CEA + transfert industrie
Équipements ALE français	2030-2038	Développement PlasmaFab

Objectif	Période	Actions
Gravure 3D avancée	2032-2042	R&D exploratoire

Technologies de Dépôt

Technologie	Application	Maturité	Position FR
PVD	Métallisation	Mature	Utilisation
CVD	Diélectriques, métaux	Mature	Utilisation
PECVD	Films basse température	Mature	Utilisation
ALD	Conformité, nœuds avancés	Croissance forte	R&D active
Épitaxie (MBE, MOCVD)	III-V, SiGe	Mature	Excellence FR

Focus : ALD (Atomic Layer Deposition)

Aspect	Description
Principe	Dépôt couche atomique par couche, conformité parfaite
Criticité	Indispensable pour nœuds <14nm (high-k, barrières)
Leaders	ASM International (NL), Lam Research, Tokyo Electron
Position FR	R&D CEA-Leti avancée, pas d'équipementier

Programme proposé : "ALD-France"

Phase	Période	Objectif	Budget
R&D précurseurs	2027-2032	Chimie française (Air Liquide+)	100 M€
Équipement pilote	2030-2035	Prototype DepotTech	150 M€
Commercialisation	2035-2042	Gamme équipements ALD	250 M€

3.3 Packaging Avancé

Évolution du Packaging

Roadmap Packaging France

Technologie	TRL 2026	TRL cible 2035	TRL cible 2045	Budget R&D
Flip-chip avancé	8	9	9	100 M€
Fan-out WLP	6	8	9	300 M€
2.5D interposer	4	7	9	500 M€

Technologie	TRL 2026	TRL cible 2035	TRL cible 2045	Budget R&D
3D TSV stacking	4	6	8	600 M€
Hybrid bonding	3	6	8	800 M€
Chiplets	4	7	9	400 M€

Focus : Hybrid Bonding

Aspect	Description
Principe	Connexion directe Cu-Cu et diélectrique, pitch <1µm
Avantages	Densité maximale, bande passante, énergie
Applications	IA, HPC, imageurs empilés
Leaders	TSMC (SoIC), Intel (Foveros), Sony (imageurs)
Position FR	CEA-Leti avancé, SET en développement

Programme proposé : "HyBond-France"

Phase	Période	Objectif	Budget
R&D process	2027-2032	Alignement, surface, métallurgie	300 M€
Ligne pilote	2032-2037	Démonstrations clients	350 M€
Production	2037-2045	PackFrance 3D	150 M€

3.4 Architectures et Conception

RISC-V : Opportunité Stratégique

Roadmap RISC-V France

Catégorie	Objectif 2030	Objectif 2040	Budget
Cœurs embarqués	5 designs qualifiés	Leader européen	300 M€
Cœurs applicatifs	2 designs performants	Alternative ARM	500 M€
Cœurs HPC	Participation EPI	Processeur souverain	400 M€
Extensions sécurité	Standard français	Adoption internationale	200 M€
Écosystème logiciel	Outils matures	Écosystème complet	150 M€
Total			1,55 Md€

Accélérateurs IA

Type	Application	Leaders	Position FR	Objectif FR
GPU	Entraînement, inférence	Nvidia, AMD	Néant	Veille
TPU	Entraînement Google	Google	Néant	Veille
NPU	Inférence edge	Qualcomm, Apple	GreenWaves	Champion niche
FPGA	Flexible	AMD/Xilinx, Intel	Néant	Veille
Neuromorphique	Ultra basse consommation	Intel, IBM	CEA R&D	Développement

Programme "IA-Hardware-France"

Axe	Objectif	Budget
NPU edge souverain	Alternative aux puces chinoises/US pour IoT	400 M€
Accélérateur neuromorphique	Leadership sur calcul bio-inspiré	300 M€
IA pour conception	Outils EDA augmentés par IA	150 M€

3.5 Mémoires

Panorama des Technologies Mémoires

Type	Volatilité	Vitesse	Endurance	Maturité	Leaders
SRAM	Volatile	Très rapide	Infinie	Mature	Tous (intégré)
DRAM	Volatile	Rapide	Infinie	Mature	Samsung, SK Hynix, Micron
NAND Flash	Non-volatile	Lent	Limitée	Mature	Samsung, Kioxia, WD
NOR Flash	Non-volatile	Moyen	Limitée	Mature	Winbond, Macronix
HBM	Volatile	Très rapide	Infinie	Croissance	SK Hynix, Samsung
MRAM	Non-volatile	Rapide	Élevée	Émergent	Everspin, Samsung
ReRAM	Non-volatile	Rapide	Moyenne	R&D	Start-ups
PCM	Non-volatile	Moyen	Moyenne	Niche	Intel (arrêté), Micron

Positionnement France

Constat : Aucune capacité de production de mémoires. Dépendance totale.

Stratégie : Ne pas chercher à concurrencer sur DRAM/NAND standard (trop tard, trop cher). Se positionner sur :

1. Mémoires embarquées : eMRAM, eFlash pour automobile, IoT

2. Mémoires spécialisées : HBM pour IA (partenariat)
3. Mémoires émergentes : ReRAM, FeRAM (R&D, potentiel disruption)

Roadmap Mémoires France

Technologie	Stratégie	Période	Budget
eMRAM (embedded)	Intégration STMicro	2027-2035	300 M€
HBM (production)	Fab spécialisée (partenariat SK Hynix)	2035-2047	8 Md€
ReRAM	R&D CEA → spin-off	2027-2040	400 M€
FeRAM	R&D exploratoire	2030-2045	200 M€

3.6 Photonique Intégrée

Enjeux et Opportunités

Aspect	Description
Définition	Intégration de fonctions optiques sur puce silicium
Applications	Datacom, télécom, LiDAR, capteurs, calcul
Marché	1,5 Md\$ (2025) → 10 Md\$ (2035)
Avantage clé	Bande passante, consommation, distance

Position d'Excellence France

Acteur	Compétence	Niveau
CEA-Leti	Intégration photonique Si	Mondial
III-V Lab	Sources laser III-V	Mondial
STMicroelectronics	Production photonique Si	Européen
Almae Technologies	Lasers III-V sur Si	Start-up prometteuse
Scintil Photonics	Transceivers intégrés	Start-up prometteuse

Roadmap Photonique France

Technologie	TRL 2026	Objectif 2035	Objectif 2045	Budget
Photonique Si (passive)	8	Production volume	Commodité	200 M€
Sources III-V sur Si	6	Intégration industrielle	Standard	500 M€
Modulateurs avancés	6	Production	Haute performance	300 M€
Détecteurs Ge/InGaAs	7	Production volume	Standard	200 M€

Technologie	TRL 2026	Objectif 2035	Objectif 2045	Budget
Co-packaging optique	4	Démonstration	Production	400 M€
Calcul photonique	3	Prototypes	Applications niches	300 M€
Total				1,9 Md€

3.7 Calcul Quantique

Positionnement France

Forces exceptionnelles

- Recherche fondamentale : Prix Nobel Aspect/Haroche
- Écosystème start-ups : Pasqal, Alice&Bob, Quandela, C12
- Soutien public : Plan quantique 1,8 Md€

Interaction avec les semiconducteurs

- Cryo-CMOS : électronique de contrôle pour qubits (CEA-Leti)
- Fabrication qubits : certains qubits utilisent des procédés semi (silicium)
- Photonique quantique : liens avec photonique intégrée

Roadmap Quantique-Semiconducteurs

Technologie	Objectif	Période	Budget
Cryo-CMOS	Puces de contrôle 4K	2027-2035	400 M€
Qubits silicium	Démonstration grande échelle	2030-2040	500 M€
Interconnexions quantiques	Liens optiques cryogéniques	2032-2045	300 M€
Intégration classique-quantique	Co-design	2035-2047	400 M€

3.8 Semiconducteurs de Puissance (Wide Bandgap)

Enjeux

Paramètre	Silicium	SiC	GaN
Bandgap (eV)	1,1	3,3	3,4
Champ critique (MV/cm)	0,3	3	3,3
Conductivité thermique	1,5	4,9	1,3
Applications	Standard	Haute tension (EV, grid)	Haute fréquence (RF, chargers)
Marché 2030	—	15 Md\$	8 Md\$

Position France

Acteur	Technologie	Position
STMicroelectronics	SiC	#2-3 mondial
Soitec	Substrats SiC, GaN	Fort potentiel
EXAGAN (STMicro)	GaN sur Si	Leader européen
CEA-Leti	R&D SiC, GaN	Excellence

Roadmap Wide Bandgap France

Objectif	Période	Budget
Leadership SiC (STMicro x2)	2027-2035	2 Md€
Production GaN 200mm	2028-2035	1 Md€
Substrats SiC/GaN (Soitec)	2027-2035	1 Md€
GaN vertical (R&D)	2030-2042	500 M€
Intégration SiC/GaN (power modules)	2028-2038	500 M€
Total		5 Md€

4. Programmes R&D Structurants

4.1 Vue d'Ensemble des Programmes

4.2 Fiches Programmes Détailées

PROG-01 : FDSOI Avancé (10nm)

Objectif

Développer et industrialiser la technologie FDSOI 10nm, consolidant le leadership français sur cette filière différenciante.

Justification stratégique

- Le FDSOI est la seule technologie avancée maîtrisée en France
- Marché porteur : IoT, automotive, RF, wearables
- Avantage compétitif : basse consommation, RF, haute température

Consortium

Partenaire	Rôle	Contribution
CEA-Leti	R&D process, intégration	40%
STMicroelectronics	Industrialisation, production	35%
Soitec	Substrats SOI avancés	10%
Universités (UGA, INSA)	Recherche fondamentale	10%
Équipementiers	Développement équipements	5%

Jalons

Jalon	Date	Critère de succès
PDK 10nm V0.1	2029	Design rules stables
Premiers circuits fonctionnels	2031	Yield >50%
Qualification process	2034	Yield >85%, specs atteintes
Transfert production	2036	Production qualifiée STMicro
Volume	2038	10K wafers/mois

Budget : 3 Md€

Phase	Période	Budget
R&D exploratoire	2027-2030	800 M€
Développement	2030-2034	1 200 M€
Industrialisation	2034-2040	1 000 M€

Livrables

- PDK complet et vérifié
- Bibliothèques de cellules standard
- IP essentielles (mémoires, I/O, PLL)
- Process qualifié automobile (AEC-Q100)

PROG-02 : FinFET Souverain (14nm)

Objectif

Acquérir et adapter la technologie FinFET 14nm pour la future Fab France, assurant la souveraineté sur les composants critiques.

Stratégie d'acquisition

- Licence technologique Intel (Intel 14nm bien établi)
- Adaptation par CEA-Leti aux spécificités françaises
- Développement de briques propriétaires (RF, haute température)

Consortium

Partenaire	Rôle	Contribution
Intel	Licence technologique	Transfert
CEA-Leti	Adaptation, R&D spécifique	50%
Fab France (future)	Réception, industrialisation	30%
STMicroelectronics	Support, qualification	15%
ASML, équipementiers	Co-développement	5%

Jalons

Jalon	Date	Critère
Accord de licence Intel	2028	Contrat signé
Transfer pack reçu	2029	Documentation complète
Process adapté CEA	2031	Démonstrateurs fonctionnels
Qualification Fab France	2035	Process mature, yield >80%

Budget : 2 Md€

PROG-03 : Packaging 3D / Chiplets

Objectif

Développer une filière complète de packaging avancé (2.5D, 3D, chiplets) positionnant la France comme leader européen.

Technologies couvertes

Technologie	Maturité départ	Objectif
Fan-out avancé	TRL 5	Production volume 2032
Interposer silicium	TRL 4	Production 2035
TSV 3D	TRL 4	Pilote industriel 2035
Hybrid bonding	TRL 3	Démonstrateurs 2034
Standard chiplets	TRL 3	Écosystème 2035

Consortium

Partenaire	Rôle
CEA-Leti	R&D process, intégration
SET	Équipements, industrialisation
STMicroelectronics	Intégration produits
Thales	Applications défense
Start-ups packaging	Valorisation

Budget : 2,5 Md€

PROG-04 : RISC-V Souverain

Objectif

Créer un écosystème complet de processeurs RISC-V français, de la recherche à la production, assurant la souveraineté architecturale.

Périmètre

Composante	Description	Budget
Cœurs embarqués	3-5 designs qualifiés auto/indus	300 M€
Cœurs applicatifs	2 designs haute performance	400 M€
Cœurs HPC	Participation EPI, super-cœur	350 M€
Extensions sécurité	Standard français (crypto, PUF)	200 M€
Outils et logiciels	Compilateurs, debuggers, OS	150 M€
Vérification/validation	Plateformes de test	100 M€

Consortium

Partenaire	Rôle
CEA-List	Architecture, vérification
Kalray	Expertise processeurs
GreenWaves	Cœurs edge AI
Thales	Applications sécurisées
INRIA	Logiciel, compilateurs
Start-ups RISC-V	Valorisation

Jalons

Jalon	Date	Livrable
Cœur embarqué V1	2029	RV32 qualifié auto
Cœur applicatif V1	2031	RV64 Linux-capable
Extensions sécu V1	2030	Spécification française
Cœur HPC V1	2034	Participation EPI
Écosystème complet	2035	Outils, IP, support

Budget total : 1,5 Md€

PROG-05 : Équipements Souverains

Objectif

Développer une capacité nationale de conception et production d'équipements de fabrication semiconducteurs.

Axes

Axe	Technologies	Budget
Lithographie alternative	NIL, e-beam, DUV mid-range	1,2 Md€
Gravure plasma	ALE, gravure cryo	600 M€
Dépôt couches minces	ALD, CVD spécialisé	500 M€
Métrologie	CD-SEM, scatterométrie, inspection	400 M€
Automation fab	Handling, MES, robotique	300 M€

Mécanisme

- Spin-offs CEA-Leti vers start-ups équipements
- Programmes de co-développement avec fabs françaises (clients pilotes)
- Partenariats technologiques internationaux (licences)

Budget total : 3 Md€

PROG-06 : Photonique Intégrée

Objectif

Faire de la France le leader européen de la photonique silicium intégrée.

Axes

Axe	Description	Budget
Sources laser intégrées	III-V sur Si, bonding	500 M€
Modulateurs haute vitesse	>100 Gbaud	300 M€
Détecteurs intégrés	Ge, InGaAs	200 M€
Circuits photoniques complexes	Routage, MUX/DEMUX	300 M€
Co-packaging électro-optique	Intégration avec CMOS	400 M€
Applications émergentes	LiDAR, capteurs, calcul	300 M€

Consortium

- III-V Lab (sources)
- CEA-Leti (intégration)
- STMicroelectronics (production)
- Start-ups (Scintil, Almae, etc.)

Budget total : 2 Md€

PROG-07 : Wide Bandgap (SiC/GaN)

Objectif

Consolider le leadership européen de STMicro sur SiC et développer la filière GaN.

Axes

Axe	Objectif	Budget
SiC 200mm	Migration vers wafers 200mm	800 M€
SiC substrats	Capacité Soitec, qualité	400 M€
GaN-on-Si	Production volume 200mm	500 M€
GaN vertical	R&D, future génération	200 M€
Packaging puissance	Modules intégrés	100 M€

Budget total : 2 Md€

PROG-08 : Mémoires Avancées

Objectif

Développer des technologies de mémoires différenciantes pour l'embarqué et les applications émergentes.

Axes

Technologie	Objectif	Budget
eMRAM	Intégration back-end STMicro	400 M€
STT-MRAM haute densité	Développement CEA-Leti	300 M€
ReRAM	R&D, potentiel neuromorphique	300 M€
FeRAM	Exploration, ultra-basse conso	200 M€
Mémoires 3D	Empilement, intégration	300 M€

Budget total : 1,5 Md€

PROG-09 : Calcul Quantique-Semiconducteurs

Objectif

Développer l'interface entre calcul quantique et technologies semiconducteurs.

Axes

Axe	Description	Budget
Cryo-CMOS	Électronique de contrôle 4K, 100mK	500 M€
Qubits silicium	Spins dans Si, quantum dots	400 M€
Photonique quantique	Sources, détecteurs, circuits	300 M€
Intégration hybride	Co-design classique/quantique	300 M€

Partenaires

- CEA-Leti (cryo-CMOS, qubits Si)
- C12 Quantum (nanotubes)
- Quandela (photonique)
- Alice&Bob (qubits supraconducteurs)

Budget total : 1,5 Md€

PROG-10 : Technologies Exploratoires

Objectif

Maintenir une veille active et une capacité de recherche sur les technologies de rupture à long terme.

Axes

Technologie	Horizon	Potentiel	Budget
Matériaux 2D (graphène, TMD)	2040+	Très élevé	300 M€
CFET	2040+	Élevé	200 M€
Spintronique logique	2040+	Moyen	150 M€
Calcul réversible	2045+	Incertain	100 M€
Électronique moléculaire	2050+	Spéculatif	100 M€
Veille technologique	Continu	—	150 M€

Budget total : 1 Md€

5. Articulation Recherche-Industrie

5.1 Modèle de Transfert Technologique

5.2 Infrastructures de Transfert

CEA-Leti : Plateforme Centrale

Capacité	Description
Salles blanches	12 000 m ² , 200mm et 300mm
Équipements	>2 000 outils, valeur >2 Md€

Capacité	Description
Effectifs	1 900 chercheurs et ingénieurs
Brevets	>3 000 familles actives
Partenaires industriels	>500 collaborations/an

Rôle dans l'écosystème

- R&D amont (TRL 3-6)
- Développement process
- Prototypage et démonstrateurs
- Formation des industriels
- Spin-offs (>60 créées)

IRT Nanoelec

Mission	Accélérer le transfert vers l'industrie
Budget	80 M€/an
Partenaires	CEA, STMicro, Soitec, Schneider, etc.
Focus	Intégration 3D, photonique, IoT, énergie

Lignes Pilotes Mutualisées

Ligne	Localisation	Technologie	Accès
Ligne 200mm	CEA-Leti	FDSOI, MEMS	Industrie + académique
Ligne 300mm	CEA-Leti	Noeuds avancés	Partenaires premium
Ligne photonique	III-V Lab	Photonique Si	Consortiums
Ligne packaging	SET/CEA	2.5D/3D	Industrie

5.3 Mécanismes de Valorisation

Spin-offs et Start-ups

Mécanisme	Description	Objectif 2027-2047
Spin-offs CEA	Création entreprises sur IP CEA	50 créations
Incubateurs dédiés	Accompagnement deeptech semi	200 start-ups
Fonds d'amorçage	Financement early stage	500 M€ déployés
Programmes maturation	TRL 4→6 avant spin-off	100 projets

Licences et Partenariats

Type	Description	Volume cible
Licences exclusives	Technologies clés vers champions	20/an
Licences non-exclusives	Diffusion large	100/an
Partenariats bilatéraux	R&D conjointe	50/an
Consortiums	Projets multi-partenaires	10/an

6. Propriété Intellectuelle et Brevets

6.1 État des Lieux PI France

Position française

Indicateur	France	USA	Japon	Corée	Chine
Brevets semi/an (2024)	800	15 000	12 000	8 000	20 000
Part mondiale	1,5%	28%	22%	15%	38%
Tendance	Stable	Stable	Baisse	Hausse	Forte hausse

Acteurs français majeurs

Acteur	Brevets/an	Domaines
STMicroelectronics	300	Process, design, capteurs
CEA	250	Intégration, packaging, matériaux
Soitec	80	Substrats, SOI
Thales	50	Systèmes, sécurité
Autres	120	Divers

6.2 Stratégie PI Nationale

Objectifs

Indicateur	2026	2035	2047
Brevets français/an	800	2 000	4 000
Part mondiale	1,5%	3%	5%
Revenus licences	200 M€/an	500 M€/an	1 Md€/an

Axes stratégiques

1. **Dépôt offensif** : Augmenter massivement les dépôts dans les domaines prioritaires
2. **Protection défensive** : Constituer un portefeuille dissuasif contre les patent trolls
3. **Valorisation** : Monétiser la PI via licences et partenariats
4. **Veille** : Anticiper les mouvements des concurrents

Domaines prioritaires de dépôt

Domaine	Justification	Objectif brevets
FDSOI avancé	Leadership à défendre	300/an
Packaging 3D	Window d'opportunité	200/an
RISC-V extensions	Différenciation	150/an
Photonique	Excellence française	150/an
Équipements	Création de filière	100/an
Wide bandgap	Position forte STMicro	100/an

6.3 Fonds de Défense PI

Concept

Créer un fonds mutualisé pour défendre les entreprises françaises contre les attaques PI (patent trolls, litiges).

Structure

- Dotation : 200 M€
- Contributeurs : État (50%), Industrie (50%)
- Missions : Défense juridique, acquisition brevets défensifs, veille

7. Veille et Anticipation Technologique

7.1 Système de Veille

7.2 Technologies à Surveiller

Technologie	Horizon	Potentiel disruptif	Niveau de veille
GAA/CFET	2027-2035	Élevé	Actif
Matériaux 2D	2035-2045	Très élevé	Actif

Technologie	Horizon	Potentiel disruptif	Niveau de veille
Calcul in-memory	2030-2040	Élevé	Actif
Photonique compute	2035-2050	Élevé	Actif
Supraconducteurs	2040-2050	Moyen	Passif
Biocomputing	2050+	Incertain	Passif

7.3 Scénarios Technologiques

Scénario A : Continuité Moore (60% probabilité)

- Scaling continue jusqu'à 1nm via GAA/CFET
- Coûts exponentiels mais supportés par les géants
- France : suiveur sur les nœuds, leader sur More-than-Moore

Scénario B : Rupture packaging (30% probabilité)

- Loi de Moore s'essouffle rapidement sous 3nm
- Chiplets et packaging 3D deviennent dominants
- France : opportunité majeure si investissements réalisés

Scénario C : Disruption matériaux (10% probabilité)

- Percée matériaux 2D ou autre permet nouveau scaling
- Redistribution des cartes technologiques
- France : position potentielle si recherche fondamentale valorisée

8. Budget et Calendrier R&D

8.1 Budget R&D Global

Catégorie	Phase 1 (2027-2032)	Phase 2 (2032-2039)	Phase 3 (2039-2047)	Total
Programmes structurants	6 Md€	8 Md€	6 Md€	20 Md€
Recherche fondamentale	1 Md€	1,5 Md€	1,5 Md€	4 Md€
Transfert et valorisation	0,5 Md€	1 Md€	1 Md€	2,5 Md€
Veille et PI	0,2 Md€	0,3 Md€	0,3 Md€	0,8 Md€
Infrastructure R&D	1 Md€	0,5 Md€	0,5 Md€	2 Md€
TOTAL	8,7 Md€	11,3 Md€	9,3 Md€	29,3 Md€

8.2 Sources de Financement R&D

Source	Part	Montant
État (ANR, PIA, France 2030)	45%	13,2 Md€
Europe (Horizon, IPCEI, Chips Act)	25%	7,3 Md€
Industrie (autofinancement, contrats)	25%	7,3 Md€
Régions	5%	1,5 Md€
Total	100%	29,3 Md€

8.3 Indicateurs R&D

Indicateur	2026	2032	2039	2047
Dépenses R&D semi France	1,5 Md€/an	3 Md€/an	4 Md€/an	4,5 Md€/an
Chercheurs/ingénieurs R&D	5 000	10 000	15 000	18 000
Publications rang A	500/an	1 000/an	1 500/an	2 000/an
Brevets déposés	800/an	2 000/an	3 000/an	4 000/an
Spin-offs créées	5/an	10/an	15/an	15/an
TRL moyen projets	4,5	5,5	6,5	7

8.4 Calendrier Synthétique

Annexes

A.1 Glossaire Technologique

Terme	Définition
ALD	Atomic Layer Deposition - dépôt couche par couche atomique
ALE	Atomic Layer Etching - gravure couche par couche atomique
CFET	Complementary FET - empilement vertical NMOS/PMOS
EUV	Extreme Ultraviolet - lithographie à 13,5nm
FDSOI	Fully Depleted Silicon On Insulator
FinFET	Fin Field Effect Transistor - grille 3 côtés

Terme	Définition
GAA	Gate-All-Around - grille entoure complètement le canal
HBM	High Bandwidth Memory - mémoire empilée haute performance
MRAM	Magnetic RAM - mémoire magnétique non volatile
NIL	Nanoimprint Lithography - lithographie par impression
ReRAM	Resistive RAM - mémoire résistive
RISC-V	Architecture de processeur ouverte et libre
TRL	Technology Readiness Level - niveau de maturité
TSV	Through-Silicon Via - interconnexion verticale

A.2 Conférences et Publications de Référence

Conférence	Domaine	Importance
IEDM	Dispositifs, process	Majeure
ISSCC	Circuits, systèmes	Majeure
VLSI Symposium	Technologies, circuits	Majeure
ECTC	Packaging	Majeure
SPIE Advanced Litho	Lithographie	Importante
IRPS	Fiabilité	Importante

A.3 Roadmaps Internationales de Référence

Roadmap	Organisme	Usage
IRDS	IEEE	Référence mondiale dispositifs
Yole Technology Roadmaps	Yole Group	Analyse marchés/techno
SEMI Technology Roadmaps	SEMI	Équipements, matériaux
Heterogeneous Integration Roadmap	IEEE/SEMI	Packaging avancé

Document de référence — Version 0.1

Projet GenToGen2027 / TOGAFrance

SVT_IT_ANX_E

Schéma Territorial d'Implantation

SVT/TANX_E — Schéma Territorial d'Implantation

Plan de Souveraineté IT 2027-2047

Document de référence : SVT/T00, SVT/TANX00, SVT/TANXC, SVT/TANX_D

Classification : Public

Auteur : Jeff / Jagrat

Date : Janvier 2026

Version : 0.1

Sommaire

1. Diagnostic Territorial Actuel
 2. Principes d'Aménagement
 3. Architecture Territoriale Cible
 4. Fiches Pôles Territoriaux
 5. Infrastructures et Réseaux
 6. Équilibre et Cohésion Territoriale
 7. Gouvernance Territoriale
 8. Plan d'Action et Investissements
-

1. Diagnostic Territorial Actuel

1.1 Cartographie des Acteurs Existantes

1.2 Concentration Actuelle par Région

Région	Emplois semi 2026	Part nationale	Acteurs majeurs
Auvergne-Rhône-Alpes	25 000	50%	STMicro, CEA-Leti, Soitec
Île-de-France	10 000	20%	Thales, conception, sièges
Occitanie	6 000	12%	NXP, Continental, spatial
Bretagne	4 000	8%	STMicro Rennes, télécom
PACA	3 000	6%	Sophia, conception
Autres	2 000	4%	Dispersé
TOTAL	50 000	100%	

1.3 Forces et Faiblesses Territoriales

Auvergne-Rhône-Alpes (Grenoble-Lyon)

Forces	Faiblesses
✓ Écosystème complet R&D-industrie	✗ Saturation foncière Grenoble
✓ CEA-Leti, référence mondiale	✗ Coût de la vie élevé
✓ STMicro Crolles, seule fab avancée	✗ Concentration des risques
✓ Universités et écoles d'excellence	✗ Transports intra-région
✓ Bassin d'emploi qualifié	✗ Tensions recrutement

Île-de-France (Saclay)

Forces	Faiblesses
✓ Concentration R&D (Polytechnique, CEA)	✗ Pas de fab significative
✓ Accès talents internationaux	✗ Coût immobilier prohibitif
✓ Proximité décideurs, financeurs	✗ Congestion, transports
✓ Start-ups, écosystème VC	✗ Éloignement de l'industrie

Occitanie (Toulouse)

Forces	Faiblesses
✓ Écosystème aérospatial mature	✗ Orientation aéro, pas semi
✓ Universités, ISAE, INSA	✗ Peu d'acteurs semi majeurs
✓ Qualité de vie attractive	✗ Manque de fabs
✓ Foncier disponible	✗ Besoin de réorientation

Bretagne (Rennes-Lannion)

Forces	Faiblesses
✓ Historique télécom et électronique	✗ Écosystème semi limité
✓ STMicro site de Rennes	✗ Éloignement géographique
✓ Cybersécurité, DGA	✗ Taille critique insuffisante
✓ Qualité de vie, coût modéré	✗ Peu de formation spécialisée

1.4 Infrastructures Critiques Existantes

Type	Localisation	Capacité	État
Fab 300mm	Crolles (STMicro)	15K wafers/mois	Opérationnel
Fab 200mm	Crolles, Rousset, Tours	Variable	Opérationnel
R&D centrale	CEA-Leti Grenoble	12 000 m ² SB	Excellence
Substrats	Soitec Bernin	Leader mondial	Expansion
Gaz électroniques	Air Liquide (national)	Top 3 mondial	Expansion
Packaging	SET (Grenoble)	Niche	Croissance

1.5 Ressources Critiques par Territoire

Eau

Région	Disponibilité	Risque sécheresse	Commentaire
AuRA (Grenoble)	Excellent	Faible	Alpes, nappes abondantes
Île-de-France	Good	Moyen	Seine, mais tensions été
Occitanie	Medium	Élevé	Stress hydrique croissant
Bretagne	Excellent	Très faible	Pluviométrie
Grand Est	Good	Faible	Nappes, cours d'eau

Région	Disponibilité	Risque sécheresse	Commentaire
Hauts-de-France	Bonne	Faible	Nappes artésiennes

Besoin d'une fab 300mm : 500 000 - 1 000 000 m³/an

Énergie

Région	Mix électrique	Disponibilité	Coût
AuRA	Hydro + nucléaire	Excellent	Modéré
Grand Est	Nucléaire	Excellent	Faible
Hauts-de-France	Nucléaire + éolien	Bonne	Faible
Normandie	Nucléaire	Excellent	Faible
Occitanie	Mix	Moyenne	Modéré

Besoin d'une fab 300mm : 150-200 MW (équivalent ville 100 000 hab.)

Foncier

Région	Disponibilité >30 ha	Coût €/m ²	Contraintes
Grenoble	Très limitée	150-300	Saturation
Saclay	Limitée	200-400	Urbanisation
Toulouse	Bonne	80-150	Zones disponibles
Grand Est	Excellent	40-80	Reconversion
Hauts-de-France	Excellent	30-60	Reconversion
Normandie	Excellent	40-80	Zones industrielles

2. Principes d'Aménagement

2.1 Objectifs Stratégiques

2.2 Critères de Localisation

Critères Obligatoires (Éliminatoires)

Critère	Seuil minimum	Justification
Eau	500 000 m ³ /an garantis	Process fab
Électricité	150 MW disponibles	Consommation fab
Foncier	30+ hectares d'un tenant	Emprise fab + extension
Risque sismique	Zone ≤ 3	Protection équipements
Risque inondation	Hors zone inondable	Continuité activité

Critères de Sélection (Scoring)

Critère	Poids	Éléments d'évaluation
Écosystème existant	25%	R&D, fournisseurs, clients, formation
Bassin d'emploi	20%	Disponibilité, compétences, coût
Accessibilité	15%	TGV, aéroport international, autoroute
Coût global	15%	Foncier, énergie, fiscalité, vie
Qualité de vie	10%	Attractivité talents, cadre
Soutien régional	10%	Engagement collectivités, aides
Résilience	5%	Multi-sourcing eau/énergie, climat

2.3 Modèle de Développement : Hub & Spokes

3. Architecture Territoriale Cible 2047

3.1 Vue d'Ensemble

Pôle	Vocation principale	Emplois 2047	Investissement
Grenoble-Alpes	Hub central, fab avancée, R&D	70 000	45 Md€
Paris-Saclay	Conception, R&D amont, sièges	40 000	15 Md€
Toulouse-Occitanie	Packaging, test, spatial	30 000	18 Md€
Nord-France	Fab souveraine, reconversion	25 000	25 Md€
Lyon-Métropole	Équipements, matériaux	18 000	8 Md€
Rennes-Bretagne	Télécom, cybersécurité	12 000	5 Md€
Sophia-PACA	Design, photonique	8 000	3 Md€

Pôle	Vocation principale	Emplois 2047	Investissement
Autres	Antennes, services	7 000	2 Md€
TOTAL		210 000	121 Md€

3.2 Carte Stratégique 2047

3.3 Spécialisation des Pôles

Pôle	Spécialisation	Complémentarité
Grenoble	Fab avancée (FDSOI, FinFET R&D), R&D process, intégration	Hub technologique central
Saclay	Architecture, conception SoC, R&D amont, IA	Cerveaux, innovation
Toulouse	Packaging avancé, test, spatial, aéronautique	Back-end, applications
Nord	Fab souveraine 14nm, production volume	Capacité industrielle
Lyon	Équipements, matériaux, chimie	Support chaîne de valeur
Rennes	RF/télécom, cybersécurité, systèmes	Applications sécurisées
Sophia	Design fabless, photonique, start-ups	Créativité, niches

4. Fiches Pôles Territoriaux

4.1 Pôle Grenoble-Alpes (Hub Central)

Fiche d'Identité

Caractéristique	Valeur
Statut	Hub central national
Périmètre	Grenoble Métropole + Grésivaudan + Nord-Isère
Population bassin	800 000 habitants
Emplois semi 2026	25 000
Emplois semi 2047	70 000
Croissance	+45 000 emplois (+180%)

Caractéristique	Valeur
Investissement	45 Md€

Écosystème Actuel

Plan de Développement 2027-2047

Phase 1 (2027-2032) : Consolidation et Extension

Projet	Description	Investissement	Emplois
Extension STMicro Crolles	+20K wafers/mois, FDSOI 12nm	7,5 Md€	+3 000
Campus Microélectronique Alpes	Extension formation, recherche	300 M€	+500
Parc équipementiers Grésivaudan	Zone dédiée fournisseurs	200 M€	+2 000
Renforcement CEA-Leti	Nouvelles lignes pilotes	500 M€	+300

Phase 2 (2032-2039) : Montée en Puissance

Projet	Description	Investissement	Emplois
Pilote FDSOI 10nm	Ligne R&D vers production	4 Md€	+1 500
Extension Soitec	Nouveaux substrats (SiC, GaN)	1,5 Md€	+1 500
PackFrance 3D	Usine packaging avancé	2 Md€	+2 000
Écosystème équipementiers	10 ETI, 30 PME	3 Md€	+5 000

Phase 3 (2039-2047) : Leadership

Projet	Description	Investissement	Emplois
Production FDSOI 10nm	Volume industriel	6 Md€	+3 000
Centre d'excellence packaging	R&D mondiale	1 Md€	+500
Consolidation écosystème	Croissance organique	5 Md€	+10 000

Contraintes et Solutions

Contrainte	Impact	Solution
Saturation foncière	Limite extension	Densification, Nord-Isère, Lyon
Tension immobilière	Attractivité talents	Programme logement dédié
Transports	Congestion	Prolongement tram, navettes
Eau	Besoins croissants	Recyclage, nouvelle ressource

Gouvernance Locale

- **Pilotage** : Comité stratégique Grenoble-Alpes Semi
- **Membres** : Métropole, Région, État, STMicro, CEA, Soitec, UGA
- **Mission** : Coordination investissements, aménagement, formation

4.2 Pôle Paris-Saclay (Conception et R&D)

Fiche d'Identité

Caractéristique	Valeur
Statut	Pôle conception et R&D
Périmètre	Plateau de Saclay + Sud Paris
Population bassin	3 000 000 habitants (IDF Sud)
Emplois semi 2026	10 000
Emplois semi 2047	40 000
Croissance	+30 000 emplois (+300%)
Investissement	15 Md€

Vocation

- **Architecture et conception SoC** : Centres de design des grands groupes
- **R&D amont** : Recherche fondamentale (X, ENS, Centrale)
- **Start-ups fabless** : Écosystème RISC-V, IA
- **Sièges et fonctions support** : Direction, stratégie, finance

Écosystème Cible 2047

Composante	Description	Emplois
Centres de design	STMicro, Thales, nouveaux entrants	8 000
Start-ups fabless	50+ entreprises conception	5 000
R&D académique	Polytechnique, CEA-List, CNRS	4 000
Éditeurs EDA	Outils de conception	1 500
Services conception	Design houses, vérification	6 000
Sièges et support	Fonctions corporate	8 000
Formation	Campus, écoles	2 500
Autres	Conseil, juridique, finance	5 000

Projets Structurants

Projet	Description	Investissement	Calendrier
Campus Semi Saclay	Regroupement formation/recherche	400 M€	2027-2032
Incubateur RISC-V	Accélérateur start-ups conception	100 M€	2027-2030
Centre Thales Semi	Extension activités microélectronique	500 M€	2028-2035
Design Center STMicro	Nouveau centre 2 000 personnes	300 M€	2029-2033
Pôle EDA France	Éditeurs outils conception	200 M€	2030-2038

4.3 Pôle Toulouse-Occitanie (Packaging et Test)

Fiche d'Identité

Caractéristique	Valeur
Statut	Pôle packaging, test, spatial
Périmètre	Toulouse Métropole + Montpellier
Population bassin	1 500 000 habitants
Emplois semi 2026	6 000
Emplois semi 2047	30 000
Croissance	+24 000 emplois (+400%)
Investissement	18 Md€

Vocation et Justification

Argument	Détail
Écosystème aérospatial	Airbus, Thales Alenia Space, CNES = clients naturels
Compétences systèmes	Intégration, test, qualification bien établis
Foncier disponible	Zones d'activité extensibles
Formation	ISAE, INSA, université = vivier
Qualité de vie	Attractivité talents, coût modéré

Spécialisation

1. **Packaging avancé** : Centre d'excellence 2.5D/3D, chiplets

2. **Test et caractérisation** : ATE, burn-in, qualification
3. **Applications spatiales** : Composants durcis radiation
4. **Intégration systèmes** : Modules, cartes, sous-ensembles

Projets Structurants

Projet	Description	Investissement	Emplois
PackFrance Toulouse	Usine packaging avancé	2,5 Md€	3 000
Centre de test national	Plateforme mutualisée ATE	500 M€	1 000
OSAT Spatial	Packaging haute fiabilité espace	400 M€	500
Campus Semi Toulouse	Formation packaging/test	250 M€	—
Extension NXP/Continental	Croissance acteurs existants	1 Md€	2 000

Synergie Aérospatiale

Domaine	Synergie	Bénéfice
Fiabilité	Expertise qualification aéro → semi	Standards, méthodes
Test	Équipements de test partagés	Mutualisation
Clients	Airbus, Thales = clients semi	Débouchés garantis
Talents	Ingénieurs systèmes disponibles	Reconversion facile

4.4 Pôle Nord-France (Fab Souveraine)

Fiche d'Identité

Caractéristique	Valeur
Statut	Pôle industriel, fab souveraine
Périmètre	Hauts-de-France (Douaisis, Valenciennois, Dunkerquois)
Population bassin	2 000 000 habitants
Emplois semi 2026	500 (quasi néant)
Emplois semi 2047	25 000
Croissance	+24 500 emplois (création)
Investissement	25 Md€

Justification Stratégique

Argument	Détail
Reconversion industrielle	Région touchée par désindustrialisation
Main d'œuvre	Tradition industrielle, techniciens disponibles
Foncier	Vastes zones industrielles disponibles
Eau	Nappes abondantes, canaux
Énergie	Nucléaire (Gravelines), éolien offshore
Logistique	Ports (Dunkerque), rail, autoroutes, tunnel
Europe	Proximité Belgique, Pays-Bas, Allemagne

Projet Phare : Fab France 14nm

Caractéristique	Spécification
Technologie	14nm FinFET (licence Intel)
Capacité	40 000 wafers 300mm / mois
Surface site	50 hectares
Surface salle blanche	35 000 m ²
Investissement	18 Md€
Emplois directs	5 000
Emplois indirects	12 000
Calendrier	2029-2038

Sélection du Site

Critères d'évaluation

Site candidat	Eau	Énergie	Foncier	Accès	Main d'œuvre	Score
Dunkerque	★★★	★★★	★★★	★★★	★★	14/15
Douai/Lens	★★	★★	★★★	★★	★★★	12/15
Valenciennes	★★	★★	★★	★★	★★★	11/15
Amiens	★★	★★	★★★	★★	★★	11/15

Recommandation : Zone de Dunkerque (Grande-Synthe ou arrière-port)

- Eau : Canal, mer (désalinisation possible)
- Énergie : Centrale Gravelines (5,4 GW), éolien offshore
- Foncier : Zones portuaires et industrielles vastes
- Logistique : Port, rail, A16, tunnel sous la Manche

Écosystème à Créer

Composante	Description	Emplois
Fab 14nm	Production semiconducteurs	5 000
Fournisseurs process	Gaz, chimie, consommables	3 000
Équipementiers	Maintenance, pièces	2 000
Sous-traitants	Services industriels	4 000
Formation	Campus, centres AFPA	500
R&D appliquée	Antenne CEA	500
Services	Support, logistique	3 000
Back-office	Administration, support	2 000

Reconversion et Emploi Local

Source	Profils	Potentiel	Formation nécessaire
Automobile (PSA, Renault)	Techniciens production	3 000	6-9 mois
Sidérurgie	Techniciens process	1 000	6-12 mois
Chimie	Opérateurs, techniciens	1 500	4-6 mois
Rail (Alstom)	Maintenance, qualité	1 000	6-9 mois
Logistique	Opérateurs	2 000	3-6 mois
Jeunes diplômés	BUT, BTS, ingénieurs	5 000	Formation initiale

Calendrier de Développement

Phase	Période	Actions	Investissement
Préparation	2027-2029	Site, permis, recrutement équipe projet	500 M€
Construction	2029-2033	Bâtiments, infrastructure, utilities	6 Md€
Équipement	2032-2036	Installation équipements, qualification	10 Md€
Ramp-up	2036-2038	Montée en production	1,5 Md€
Extension	2038-2045	Doublement capacité possible	6 Md€

4.5 Pôle Lyon-Métropole (Équipements et Matériaux)

Fiche d'Identité

Caractéristique	Valeur
Statut	Pôle équipements et matériaux
Périmètre	Métropole de Lyon + Saint-Étienne
Population bassin	2 200 000 habitants
Emplois semi 2026	3 000
Emplois semi 2047	18 000
Croissance	+15 000 emplois (+500%)
Investissement	8 Md€

Vocation

1. **Équipementiers process** : Gravure, dépôt, nettoyage
2. **Matériaux et chimie** : Précurseurs, gaz, slurries
3. **Mécanique de précision** : Composants pour équipements
4. **Support Grenoble** : Extension naturelle du hub

Justification

Argument	Détail
Tradition industrielle	Mécanique, chimie, plasturgie
Proximité Grenoble	1h, complémentarité naturelle
Formation	INSA Lyon, Centrale Lyon, CPE
Tissu PME	Base pour création équipementiers
Chimie	Couloir chimie Rhône = atout

Projets Structurants

Projet	Description	Investissement	Emplois
PlasmaFab	Équipementier gravure plasma	800 M€	1 200
DepotTech	Équipementier dépôt ALD/CVD	600 M€	900
Cluster chimie électronique	5-7 PME précurseurs/chimie	500 M€	1 500
Centre mécanique précision	Sous-ensembles équipements	300 M€	1 000
Extension Air Liquide	Capacité gaz électroniques	400 M€	500

4.6 Pôle Rennes-Bretagne (Télécom et Cybersécurité)

Fiche d'Identité

Caractéristique	Valeur
Statut	Pôle télécom, RF, cybersécurité
Périmètre	Rennes + Lannion
Population bassin	700 000 habitants
Emplois semi 2026	4 000
Emplois semi 2047	12 000
Croissance	+8 000 emplois (+200%)
Investissement	5 Md€

Vocation

- Composants RF/télécom** : 5G/6G, radar, satellite
- Cybersécurité hardware** : Puces sécurisées, DGA
- Systèmes embarqués** : Applications défense, navale
- Design services** : Conception sous contrat

Atouts Spécifiques

Atout	Détail
Historique télécom	Orange Labs, Nokia (ex-Alcatel)
DGA	Direction générale de l'armement présente
STMicro Rennes	Site établi, R&D RF
Formation	INSA Rennes, Université, ENSTA
Cybersécurité	Pôle d'excellence cyber

Projets Structurants

Projet	Description	Investissement	Emplois
Extension STMicro RF	Capacité composants RF	800 M€	1 500
Centre sécurité hardware	R&D puces sécurisées	300 M€	500
Cluster télécom semi	Start-ups 5G/6G	400 M€	1 500
Design center défense	Conception systèmes DGA	200 M€	500

4.7 Pôle Sophia-PACA (Design et Photonique)

Fiche d'Identité

Caractéristique	Valeur
Statut	Pôle design, photonique
Périmètre	Sophia Antipolis + Marseille
Population bassin	1 200 000 habitants
Emplois semi 2026	3 000
Emplois semi 2047	8 000
Croissance	+5 000 emplois (+167%)
Investissement	3 Md€

Vocation

- Design fabless** : Conception de circuits
- Photonique intégrée** : Datacom, LiDAR
- Start-ups** : Innovation, niches
- Services** : Design services, vérification

Projets Structurants

Projet	Description	Investissement	Emplois
Centre photonique PACA	Excellence photonique intégrée	400 M€	800
Incubateur design	Start-ups fabless	150 M€	1 000
Extension ARM France	Centre de design	200 M€	500

5. Infrastructures et Réseaux

5.1 Infrastructures Mutualisées

Salles Blanches Partagées

Site	Localisation	Surface	Accès	Investissement
SB Grenoble (CEA-Leti)	Grenoble	12 000 m ²	Partenaires	Existant + 200 M€
SB Saclay	Saclay	3 000 m ²	Académique + PME	150 M€
SB Toulouse	Toulouse	2 000 m ²	Packaging/test	100 M€
SB Nord	Dunkerque	1 000 m ²	Formation	80 M€

Centres de Calcul et Simulation

Centre	Localisation	Capacité	Usage
GENCI/IDRIS	Saclay	30 PFlops	Simulation TCAD, EDA
Centre calcul Grenoble	Grenoble	5 PFlops	R&D process
Centre IA semi	Toulouse	10 PFlops	IA pour conception

Plateformes de Test

Plateforme	Localisation	Équipements	Accès
Test national	Toulouse	ATE Teradyne, Advantest	Mutualisé
Caractérisation	Grenoble	Équipements de pointe	CEA + industrie
Fiabilité	Rennes	Burn-in, stress	Défense + industrie

5.2 Réseaux de Transport

Liaisons Inter-Pôles

Liaison	Mode	Temps 2026	Temps 2035 (objectif)
Grenoble - Lyon	TER/TGV	1h20	45 min (LGV)
Grenoble - Paris	TGV	2h50	2h30 (LGV)
Paris - Toulouse	TGV	4h10	3h10 (LGV GPSO)
Paris - Nord	TGV	1h00	1h00
Paris - Rennes	TGV	1h30	1h30
Lyon - Toulouse	TGV	4h00	2h30 (LGV)

Desserte Aérienne

Pôle	Aéroport	Lignes directes internationales
Grenoble	Lyon-Saint-Exupéry (1h)	100+ destinations
Saclay	Paris CDG/Orly	Hub mondial
Toulouse	Toulouse-Blagnac	80+ destinations
Nord	Lille-Lesquin + Bruxelles	50+ destinations
Rennes	Rennes-Saint-Jacques	30 destinations
Sophia	Nice-Côte d'Azur	100+ destinations

Recommandations Transport

Projet	Priorité	Impact
LGV Lyon-Turin	Haute	Connexion Italie, fret
LGV GPSO (Toulouse)	Haute	Désenclavement Sud-Ouest
Amélioration Grenoble-Lyon	Haute	Fluidité hub central
Fret ferroviaire dédié	Moyenne	Logistique équipements

5.3 Réseaux Numériques

Infrastructure	Couverture	Débit	Investissement
Fibre optique THD	Tous pôles	10 Gbps	Existant
Réseau privé semi	Inter-pôles	100 Gbps	50 M€
5G industrielle	Sites fab	Ultra-low latency	100 M€
Datacenter souverain	Grenoble + Saclay	50 MW	500 M€

5.4 Réseaux Énergétiques

Alimentation Électrique

Pôle	Source principale	Puissance garantie	Backup
Grenoble	Hydro + nucléaire	300 MW	Double alimentation
Saclay	Nucléaire	100 MW	Générateurs
Toulouse	Mix	150 MW	Double alimentation
Nord	Nucléaire Gravelines	250 MW	Offshore éolien
Lyon	Nucléaire + hydro	100 MW	Double alimentation

Production Décarbonée Dédiée

Projet	Localisation	Puissance	Investissement
Parc solaire Grenoble	Nord-Isère	50 MW	50 M€
Éolien offshore Nord	Dunkerque	100 MW	200 M€
PPA nucléaire	National	500 MW	Contrats

6. Équilibre et Cohésion Territoriale

6.1 Répartition des Emplois

Région	Emplois 2026	Emplois 2047	Part 2026	Part 2047	Évolution
Auvergne-Rhône-Alpes	28 000	88 000	56%	44%	-12 pts
Île-de-France	10 000	40 000	20%	20%	=
Occitanie	6 000	30 000	12%	15%	+3 pts
Hauts-de-France	500	25 000	1%	12%	+11 pts
Bretagne	4 000	12 000	8%	6%	-2 pts
PACA	3 000	8 000	6%	4%	-2 pts
Autres	500	7 000	1%	3%	+2 pts
TOTAL	50 000	210 000	100%	100%	

Objectif atteint : Réduction de la concentration AuRA de 56% à 44%, création d'un nouveau pôle majeur dans le Nord (+24 500 emplois dans une région en difficulté).

6.2 Intégration des Territoires en Reconversion

Hauts-de-France : Transformation Industrielle

Bassin	Emplois industriels perdus (2000-2025)	Emplois semi 2047	Taux de compensation
Dunkerquois	8 000	15 000	188%
Douaisis	6 000	5 000	83%
Valenciennois	10 000	3 000	30%
Lens-Béthune	12 000	2 000	17%

Bassin	Emplois industriels perdus (2000-2025)	Emplois semi 2047	Taux de compensation
Total HdF	36 000	25 000	69%

Mesures d'Accompagnement

Mesure	Description	Budget
Reconversion professionnelle	Formation 10 000 personnes	400 M€
Aide à la mobilité	Déménagement, transport	50 M€
Revitalisation urbaine	Logement, services	300 M€
Soutien PME locales	Sous-traitance, services	200 M€

6.3 Accessibilité Emplois Semi par Territoire

Zone	Population à <1h d'un site semi	% population FR
Grenoble/Lyon	3 000 000	4,5%
Saclay/IDF	8 000 000	12%
Toulouse	2 000 000	3%
Nord	4 000 000	6%
Rennes	1 000 000	1,5%
Sophia/PACA	2 000 000	3%
Total couvert	20 000 000	30%

6.4 Impact Territorial Global

7. Gouvernance Territoriale

7.1 Architecture de Gouvernance

7.2 Rôles et Responsabilités

Niveau	Acteur	Responsabilités
National	État (SGPI, DGE)	Stratégie, financement, réglementation
National	Comité national semi	Arbitrages, coordination inter-pôles
Régional	Régions	Aménagement, formation, aides
Régional	Comités de pôle	Coordination locale, projets
Local	Métropoles, agglos	Foncier, urbanisme, services
Opérationnel	Agence nationale	Mise en œuvre, reporting

7.3 Contrats de Pôle

Contrats État-Région-Métropole pour chaque pôle, incluant :

Volet	Contenu
Investissements	Engagements chiffrés par partenaire
Emplois	Objectifs création d'emplois
Formation	Capacités de formation
Foncier	Réserves foncières, ZAC
Infrastructures	Transports, réseaux, utilités
Gouvernance	Instances, reporting, évaluation

7.4 Articulation avec les CPER

CPER	Volet semiconducteurs	Montant
CPER AURA 2028-2034	Campus, infrastructures, R&D	800 M€
CPER IDF 2028-2034	Campus Saclay, incubateurs	500 M€
CPER Occitanie 2028-2034	Packaging, test, formation	600 M€
CPER HdF 2028-2034	Fab, reconversion, formation	1 200 M€
CPER Bretagne 2028-2034	Télécom, cyber, formation	300 M€
Autres CPER	Antennes, formation	400 M€
Total CPER		3 800 M€

8. Plan d'Action et Investissements

8.1 Synthèse des Investissements par Pôle

Pôle	Phase 1 (2027-32)	Phase 2 (2032-39)	Phase 3 (2039-47)	Total
Grenoble-Alpes	15 Md€	18 Md€	12 Md€	45 Md€
Paris-Saclay	5 Md€	6 Md€	4 Md€	15 Md€
Toulouse	5 Md€	8 Md€	5 Md€	18 Md€
Nord-France	7 Md€	12 Md€	6 Md€	25 Md€
Lyon	2 Md€	4 Md€	2 Md€	8 Md€
Rennes	1,5 Md€	2 Md€	1,5 Md€	5 Md€
Sophia-PACA	1 Md€	1,2 Md€	0,8 Md€	3 Md€
Autres/National	0,5 Md€	1 Md€	0,5 Md€	2 Md€
TOTAL	37 Md€	52,2 Md€	31,8 Md€	121 Md€

8.2 Sources de Financement Territorial

Source	Part	Montant	Mécanismes
Industriels	35%	42 Md€	Investissements privés
État	30%	36 Md€	France 2030, LFI, BPI
Europe	20%	24 Md€	Chips Act, FEDER, IPCEI
Régions	10%	12 Md€	CPER, aides régionales
Autres (banques, etc.)	5%	7 Md€	Prêts, fonds
Total	100%	121 Md€	

8.3 Calendrier Territorial

8.4 Indicateurs de Suivi Territorial

Indicateur	2027	2032	2039	2047
Emplois semi total	52 000	90 000	150 000	210 000
Emplois hors AuRA+IDF	12 000	35 000	65 000	82 000
Part AuRA	54%	48%	45%	42%
Part Nord (HdF)	1%	5%	10%	12%
Investissements cumulés	5 Md€	37 Md€	89 Md€	121 Md€
Formations dispensées/an	3 000	8 000	12 000	12 000

Indicateur	2027	2032	2039	2047
Pôles actifs	5	7	7	7

Annexes

A.1 Fiches Sites Potentiels Fab Nord-France

Site 1 : Grande-Synthe (Dunkerque)

Critère	Évaluation
Surface disponible	80 ha (zone industrialo-portuaire)
Eau	Canal, mer, usine désalinisation possible
Énergie	Gravelines 12 km (5,4 GW nucléaire)
Transport	Port, A16, gare Dunkerque
Main d'œuvre	Bassin 200 000 actifs
Fiscalité	Zone franche
Score global	★★★★★ (Recommandé)

Site 2 : Douvrin (Lens-Béthune)

Critère	Évaluation
Surface disponible	50 ha (ex-site PSA)
Eau	Canal, nappes
Énergie	Réseau THT, 50 km Gravelines
Transport	A1, A26, gare TGV Lens
Main d'œuvre	Bassin 300 000 actifs, tradition auto
Score global	★★★★■

A.2 Cartographie Foncière Détailée

Pôle	Sites identifiés	Superficie totale	Disponibilité
Grenoble	Crolles extension, Nord-Isère	100 ha	Partielle
Saclay	Plateau de Saclay	50 ha	Limitée

Pôle	Sites identifiés	Superficie totale	Disponibilité
Toulouse	Francazal, Labège extension	150 ha	Bonne
Nord	Grande-Synthe, Douvrin, Maubeuge	300 ha	Excellent
Lyon	Est lyonnais, Saint-Priest	80 ha	Moyenne

A.3 Besoins en Infrastructures par Pôle

Pôle	Transports	Énergie	Eau	Télécom
Grenoble	Tram extension, A480	+100 MW	Recyclage	5G indus
Saclay	Ligne 18 métro	+50 MW	Réseaux	Fibre THD
Toulouse	Rocade Est	+100 MW	Station dédiée	5G indus
Nord	A16/port, fer	+200 MW	Désalinisation	Fibre THD
Lyon	A46, TER	+50 MW	Rhône	5G indus

Document de référence — Version 0.1

Projet GenToGen2027 / TOGAFrance

SVT_IT_ANX_F

Cadre Juridique et Réglementaire

SVT/TANX_F — Cadre Juridique et Réglementaire

Plan de Souveraineté IT 2027-2047

Document de référence : SVT/T00, SVT/TANX_00

Classification : Public

Auteur : Jeff / Jagrat

Date : Janvier 2026

Version : 0.1

Sommaire

1. Cadre Juridique Existant
 2. Réformes Législatives Nécessaires
 3. Cadre Réglementaire
 4. Contrôle des Investissements Étrangers
 5. Commande Publique Stratégique
 6. Propriété Intellectuelle et Secrets
 7. Droit du Travail et Formation
 8. Fiscalité Incitative
 9. Environnement et Autorisations
 10. Gouvernance et Institutions
-

1. Cadre Juridique Existant

1.1 Cadre Européen

Règlements et Directives Applicables

Texte	Objet	Impact sur le plan
EU Chips Act (Règlement 2023/1781)	Soutien industrie semiconducteurs	Cadre financement, objectifs EU
IPCEI (Communication 2021/C 528/02)	Projets importants d'intérêt européen commun	Autorise aides d'État massives
Règlement sur les subventions étrangères (2022/2560)	Contrôle subventions pays tiers	Protection contre concurrence déloyale
RGPD (2016/679)	Protection données personnelles	Contraintes data centers, IA
Directive NIS 2 (2022/2555)	Cybersécurité infrastructures critiques	Obligations sécurité fabs
Règlement sur les marchés numériques (DMA)	Régulation grandes plateformes	Impact conception puces
Taxonomie verte (2020/852)	Classification activités durables	Accès financements verts

EU Chips Act : Points Clés

1.2 Cadre National Français

Textes Fondamentaux

Texte	Objet	Pertinence
Code monétaire et financier (L. 151-1 et s.)	Contrôle IDE	Protection secteurs stratégiques
Code de la commande publique	Marchés publics	Achat souverain
Code de la propriété intellectuelle	Brevets, secrets	Protection innovations
Code du travail	Relations sociales	Formation, reconversion
Code général des impôts	Fiscalité	Incitations R&D, investissement
Code de l'environnement	ICPE, eau, déchets	Autorisations fabs
Loi de programmation militaire	Défense	Composants souverains

Lois Récentes Pertinentes

Loi	Date	Dispositions clés
Loi PACTE	2019	Renforcement screening IDE, intérêts essentiels
Loi de programmation recherche	2020	Moyens recherche, attractivité
Loi Climat et Résilience	2021	Artificialisation, sobriété
Loi industrie verte	2023	Accélération procédures, fiscalité
LPM 2024-2030	2023	Composants défense, BITD

1.3 Diagnostic : Lacunes Juridiques

Domaine	Lacune identifiée	Impact
Aides d'État	Pas de régime spécifique semiconducteurs	Délais, incertitudes
Commande publique	Critères souveraineté insuffisants	Achat non-européen
Contrôle IDE	Seuils et délais perfectibles	Vulnérabilité acquisitions
Formation	Cadre reconversion inadapté	Freins mobilité
Environnement	Procédures longues (3-5 ans)	Retard implantations
Foncier	Contraintes ZAN	Disponibilité limitée
Fiscalité	Avantages dispersés, peu lisibles	Attractivité moindre

2. Réformes Législatives Nécessaires

2.1 Projet de Loi "Souveraineté Semiconducteurs"

Architecture du Texte

2.2 Dispositions Clés Détaillées

Titre II : Agence Nationale des Semiconducteurs (ANS)

Article 4 — Crédit

Il est créé un établissement public à caractère industriel et commercial dénommé "Agence Nationale des Semiconducteurs" (ANS), placé sous la tutelle conjointe des ministres chargés de l'industrie, de la recherche et de l'économie.

Article 5 — Missions

L'ANS a pour missions :

1. Piloter la mise en œuvre de la stratégie nationale semiconducteurs
2. Gérer les dispositifs de soutien financier à la filière
3. Coordonner les acteurs publics et privés
4. Assurer l'interface avec les institutions européennes
5. Animer l'observatoire des métiers et des compétences
6. Garantir la sécurité d'approvisionnement

Article 6 — Gouvernance

- Conseil d'administration : 18 membres (6 État, 4 industriels, 4 régions, 2 syndicats, 2 personnalités qualifiées)
- Directeur général nommé en Conseil des ministres
- Budget annuel : 200 M€ fonctionnement + crédits d'intervention

Titre III : Régime d'Aides Spécifique

Article 16 — Régime cadre semiconducteurs

Est créé un régime d'aides d'État notifié à la Commission européenne au titre du Règlement (UE) 2023/1781 (Chips Act) et du cadre IPCEI, permettant le soutien aux :

- *Installations de fabrication de semiconducteurs*
- *Centres de R&D et lignes pilotes*
- *Équipementiers de la chaîne de valeur*
- *Entreprises de conception (fabless)*
- *Activités de packaging et de test*

Article 17 — Intensité des aides

Type de projet	Intensité maximale
R&D fondamentale	100%
R&D industrielle	75%
Développement expérimental	60%
Investissement (fab)	50% (PME : 70%)
Formation	80%

Article 21 — Installation d'Intérêt National Majeur (IINM)

Les installations de fabrication de semiconducteurs représentant un investissement supérieur à 1 milliard d'euros peuvent être qualifiées d'"Installation d'Intérêt National Majeur" par décret en Conseil d'État, après avis du Conseil stratégique des semiconducteurs.

Effets du statut IINM :

- Procédure d'autorisation environnementale accélérée (12 mois max)
- Enquête publique unique et raccourcie
- Expropriation possible pour cause d'utilité publique
- Raccordement prioritaire aux réseaux

- Dérogation aux règles d'artificialisation (ZAN)

Titre IV : Renforcement du Contrôle IDE

Article 31 — Extension du champ

Les activités relatives aux semiconducteurs sont ajoutées à la liste des activités sensibles prévue à l'article L. 151-3 du Code monétaire et financier. Sont concernées :

- *La conception de circuits intégrés*
- *La fabrication de semiconducteurs*
- *La fabrication d'équipements de production*
- *La production de matériaux et substrats*
- *Le packaging et le test*

Article 32 — Abasissement des seuils

Investisseur	Seuil actuel	Seuil proposé
Hors UE	25% des droits de vote	10% des droits de vote
UE	Non soumis	25% des droits de vote

Article 33 — Délais renforcés

- Examen préliminaire : 30 jours (inchangé)
- Examen approfondi : 45 jours → **60 jours**
- Phase 2 (si nécessaire) : 45 jours → **90 jours**
- Possibilité de suspension si informations incomplètes

Article 34 — Conditions et engagements

L'autorisation peut être subordonnée à des engagements relatifs à :

- *Le maintien sur le territoire national des activités stratégiques*
- *La continuité d'approvisionnement des clients français et européens*
- *La préservation des compétences et savoir-faire*
- *L'accès de l'État à certaines informations*
- *La nomination d'un représentant de l'État au conseil d'administration*

Titre V : Commande Publique Souveraine

Article 46 — Principe de préférence

Pour les marchés publics portant sur des composants électroniques destinés aux secteurs de la défense, de la sécurité, de la santé et des infrastructures critiques, l'acheteur public applique une préférence :

1. *Aux produits fabriqués sur le territoire national*
2. *À défaut, aux produits fabriqués dans l'Union européenne*
3. *À défaut, aux produits fabriqués dans un pays allié*

Article 47 — Critères d'attribution

Les critères d'attribution des marchés de composants électroniques stratégiques incluent obligatoirement :

- *Un critère de sécurité d'approvisionnement (pondération minimale : 20%)*
- *Un critère de traçabilité de la chaîne de valeur (pondération minimale : 10%)*
- *Un critère d'empreinte carbone (pondération minimale : 10%)*

Article 48 — Marchés réservés

Les marchés de composants pour les systèmes d'armes, les infrastructures de communication gouvernementales et les systèmes de santé critiques sont réservés aux entreprises détenant un agrément de sécurité délivré par l'ANS.

Titre VI : Formation et Emploi

Article 56 — Campus des Métiers Semiconducteurs

Il est créé un réseau de "Campus des Métiers Semiconducteurs" labellisés par l'État, regroupant :

- *Établissements d'enseignement supérieur*
- *Organismes de formation professionnelle*
- *Entreprises de la filière*
- *Laboratoires de recherche*

Article 61 — Contrat de Transition Semiconducteurs

Est créé un "Contrat de Transition Semiconducteurs" (CTS) permettant aux salariés des secteurs en reconversion (automobile, aéronautique, chimie) de bénéficier :

- *D'une formation rémunérée de 6 à 18 mois*
- *Du maintien de 90% de leur rémunération antérieure*
- *D'une garantie d'emploi dans la filière semiconducteurs*
- *D'une aide à la mobilité géographique (15 000 € max)*

Article 66 — Passeport Talent Semiconducteurs

Un titre de séjour "Passeport Talent Semiconducteurs" est délivré de plein droit, dans un délai de 15 jours, aux ressortissants étrangers :

- *Titulaires d'un diplôme de niveau master ou équivalent dans les domaines concernés*
- *Recrutés par une entreprise de la filière*
- *Avec une rémunération supérieure à 1,5 fois le SMIC*

Droits associés :

- *Validité : 4 ans, renouvelable*
- *Autorisation de travail pour le conjoint*
- *Accès facilité à la nationalité (5 ans → 3 ans de résidence)*

Titre VII : Environnement et Urbanisme

Article 71 — Raison Impérative d'Intérêt Public Majeur (RIIPM)

Les projets d'installation de fabrication de semiconducteurs qualifiés d'IINM bénéficient de plein droit de la qualification de "raison impérative d'intérêt public majeur" au sens de l'article L. 411-2 du Code de

l'environnement, permettant la dérogation aux interdictions relatives aux espèces protégées.

Article 76 — Dérogation ZAN

Les projets d'IINM sont exclus du décompte de l'artificialisation des sols prévu par la loi n° 2021-1104 du 22 août 2021, dans la limite de 500 hectares au niveau national pour la période 2027-2047.

Article 81 — Ressource en eau

Les préfets peuvent, par arrêté, déclarer d'utilité publique la création ou l'extension de ressources en eau (forages, retenues, recyclage) nécessaires à une IINM. Cette déclaration emporte autorisation des travaux.

Titre VIII : Fiscalité

Article 86 — Crédit d'Impôt Semiconducteurs (CIS)

Les entreprises exerçant une activité de conception, fabrication ou packaging de semiconducteurs bénéficient d'un crédit d'impôt égal à :

- 40% des dépenses de R&D exposées (vs 30% CIR standard)
- 30% des investissements en équipements de production
- 50% des dépenses de formation des salariés aux métiers de la filière

Plafond : 50 M€ par entreprise et par an (remboursable pour les PME).

Article 91 — Zones Franches Semiconducteurs (ZFS)

Sont créées des "Zones Franches Semiconducteurs" sur les territoires accueillant des IINM. Les entreprises implantées bénéficient :

- Exonération d'impôt sur les sociétés : 100% (années 1-5), 50% (années 6-10)
- Exonération de CFE et CVAE : 100% (années 1-7)
- Exonération de taxe foncière : 100% (années 1-10)

Conditions : création nette d'emplois, engagement de maintien 15 ans.

2.3 Calendrier Légititatif Proposé

Étape	Date cible	Acteur
Rédaction avant-projet	T3 2027	Ministères
Consultation parties prenantes	T4 2027	Gouvernement
Avis Conseil d'État	T1 2028	CE
Dépôt Assemblée nationale	T2 2028	Gouvernement
Examen commission	T2-T3 2028	AN
Vote première lecture AN	T3 2028	AN
Examen Sénat	T4 2028	Sénat
CMP ou nouvelle lecture	T1 2029	Parlement
Promulgation	T1-T2 2029	PR
Décrets d'application	T2-T4 2029	Gouvernement

3. Cadre Réglementaire

3.1 Décrets d'Application Nécessaires

Décret	Objet	Contenu
D-ANS-01	Organisation de l'ANS	Statuts, organisation, budget
D-ANS-02	Comité stratégique	Composition, fonctionnement
D-AIDE-01	Régime d'aides	Conditions, procédures, contrôle
D-IINM-01	Statut IINM	Critères, procédure de qualification
D-IINM-02	Procédure accélérée IINM	Délais, guichet unique
D-IDE-01	Contrôle IDE semiconducteurs	Seuils, procédures, engagements
D-CMD-01	Commande publique	Critères, préférence, agrément
D-FORM-01	Campus des métiers	Labellisation, moyens
D-FORM-02	Contrat de transition	Conditions, financement
D-FISC-01	Crédit d'impôt	Dépenses éligibles, plafonds
D-FISC-02	Zones franches	Périmètres, conditions
D-ENV-01	RIIPM semiconducteurs	Procédure, compensations
D-ZAN-01	Dérogation ZAN	Enveloppe, répartition

3.2 Arrêtés Types

Arrêté	Objet
A-IINM	Modèle de qualification IINM
A-AGR	Agrément sécurité fournisseurs
A-CAMPUS	Cahier des charges Campus
A-ZFS	Délimitation zones franches
A-EAU	Autorisation ressource en eau

3.3 Instructions et Circulaires

Instruction	Destinataires	Objet
Circ. DGFIP	Services fiscaux	Application CIS et ZFS

Instruction	Destinataires	Objet
Circ. DAJ	Acheteurs publics	Commande publique souveraine
Circ. DGEFP	DREETS	Contrat de transition
Circ. DREAL	Services environnement	Procédure IINM
Circ. DGSI	Préfets	Contrôle IDE

4. Contrôle des Investissements Étrangers

4.1 Régime Actuel et Évolutions

4.2 Procédure de Contrôle Renforcée

Schéma de Procédure

4.3 Engagements Types

Catégorie	Engagements possibles
Maintien des activités	Non-délocalisation 10 ans, maintien capacités de production
Approvisionnement	Priorité clients français/EU, stocks de sécurité
Savoir-faire	Non-transfert technologique vers pays tiers, maintien R&D
Gouvernance	Administrateur État, comité de suivi, droit de veto
Information	Reporting périodique, audit, accès aux données
Emploi	Maintien des effectifs, engagement formation

4.4 Liste de Vigilance

Établissement d'une liste d'investisseurs présentant des risques particuliers :

Catégorie	Critères
Rouge (interdiction de principe)	Entités contrôlées par États hostiles, condamnations antérieures
Orange (examen systématique approfondi)	Fonds souverains de pays sensibles, entreprises à capital opaque

Catégorie	Critères
Vert (procédure normale)	Investisseurs UE, alliés traditionnels

5. Commande Publique Stratégique

5.1 Cadre Juridique de la Préférence

Fondement Européen

Le droit européen permet des exceptions à la concurrence pour :

- La sécurité nationale (art. 346 TFUE)
- Les services d'intérêt économique général
- Les marchés de défense (directive 2009/81)

Articulation avec le Code de la Commande Publique

Article CCP	Utilisation pour semiconducteurs
L. 2112-4	Exclusion pour sécurité nationale
L. 2152-7	Critères environnementaux
L. 2152-8	Aspects sociaux
R. 2152-7	Pondération des critères
L. 2153-1	Offres anormalement basses

5.2 Mécanismes de Préférence

Préférence Nationale/Européenne

Critères d'Attribution Renforcés

Critère	Pondération	Éléments de preuve
Prix	30-40%	Offre financière
Qualité technique	20-30%	Spécifications, performances
Sécurité d'approvisionnement	20-25%	Localisation production, stocks, double source

Critère	Pondération	Éléments de preuve
Traçabilité	10-15%	Chaîne de valeur documentée
Empreinte carbone	10-15%	ACV, transport
Critères sociaux	5-10%	Emploi France, insertion

5.3 Agrément Sécurité Fournisseurs

Procédure d'Agrément

Étape	Délai	Acteur
Dépôt dossier	—	Entreprise
Recevabilité	15 jours	ANS
Instruction	60 jours	ANS + DGSI
Audit sur site	30 jours	ANS
Décision	15 jours	Ministre
Total	~4 mois	

Critères d'Agrément

Catégorie	Critères
Actionnariat	Absence de contrôle par entité sensible
Gouvernance	Transparence, conformité
Sécurité physique	Protection des sites, contrôle d'accès
Sécurité SI	Certification ISO 27001 ou équivalent
Personnel	Habilitations, vérifications antécédents
Supply chain	Traçabilité, double sourcing

5.4 Volume de la Commande Publique Mobilisable

Secteur	Volume annuel	Part semi	Potentiel préférence
Défense	50 Md€	4%	2 Md€
Santé publique	20 Md€	1,5%	300 M€
Énergie (EDF, RTE)	15 Md€	4%	600 M€
Transports (SNCF, RATP)	10 Md€	4%	400 M€
Télécom (État, collectivités)	5 Md€	8%	400 M€
Administration générale	30 Md€	1%	300 M€

Secteur	Volume annuel	Part semi	Potentiel préférence
Total mobilisable			4 Md€/an

6. Propriété Intellectuelle et Secrets

6.1 Renforcement de la Protection

Secret des Affaires

Aspect	Régime actuel	Régime proposé
Définition	Loi 2018-670	Ajout "informations technologiques stratégiques"
Mesures de protection	Génériques	Obligations spécifiques semiconducteurs
Sanctions	3 ans prison, 375 K€ amende	5 ans, 750 K€ + interdiction exercer
Procédure	Civile classique	Juridiction spécialisée (TJ Paris)

Brevets Stratégiques

Procédure de Classification

Les brevets relatifs aux technologies semiconducteurs critiques peuvent être classifiés "secret défense" sur décision du ministre de la Défense, après avis de l'ANS.

Effets :

- Non-publication
- Exploitation réservée (État ou licenciés agréés)
- Indemnisation du titulaire

Servitudes d'Intérêt National

L'État peut imposer une servitude de licence obligatoire sur les brevets nécessaires à la souveraineté semiconducteurs, moyennant indemnisation.

6.2 Transferts de Technologie

Contrôle des Exportations

Régime	Biens concernés	Autorité
Arrangement de Wassenaar	Équipements, logiciels listés	SBDU
Règlement dual-use UE	Biens à double usage	Douanes
Régime national renforcé	Savoir-faire non listé, formations	ANS

Restrictions Proposées

Type de transfert	Régime proposé
Exportation équipements avancés	Licence individuelle, cas par cas
Prestations de formation	Déclaration + avis ANS
Accès aux fabs (visiteurs)	Autorisation préalable pays sensibles
Publications scientifiques	Revue préalable si financement public
Mobilité chercheurs	Suivi (pas d'interdiction)

6.3 Cybersécurité et Espionnage Industriel

Obligations des Entreprises de la Filière

Catégorie d'entreprise	Obligations
IINM (grandes fabs)	Certification ISO 27001, audit annuel ANSSI, SOC 24/7
ETI semiconducteurs	Certification ISO 27001 ou HDS, audit tous les 2 ans
PME critiques	Plan de sécurité validé ANS, sensibilisation
Start-ups	Accompagnement ANSSI, bonnes pratiques

Coordination avec les Services

Service	Rôle
DGSI	Contre-espionnage, protection du potentiel
ANSSI	Cybersécurité, certification
DRM	Veille internationale
DRSD	Protection de la BITD

7. Droit du Travail et Formation

7.1 Contrat de Transition Semiconducteurs (CTS)

Caractéristiques

Élément	Disposition
Bénéficiaires	Salariés des secteurs en reconversion (auto, aéro, chimie)
Durée	6 à 18 mois
Rémunération	90% du salaire antérieur (plafond 3x SMIC)
Formation	Parcours certifiant validé par l'ANS
Garantie d'emploi	Promesse d'embauche obligatoire d'une entreprise semi
Mobilité	Prime jusqu'à 15 000 € si changement de région

Financement

Source	Part
État (France Travail)	50%
Entreprise d'accueil	30%
OPCO	20%

Volume cible

Période	CTS/an	Budget
2027-2030	3 000	150 M€/an
2030-2035	5 000	250 M€/an
2035-2040	3 000	150 M€/an

7.2 Adaptation du Droit du Travail

Dérogations pour Fabs

Aspect	Droit commun	Dérogation proposée
Travail de nuit	Justification nécessaire	De plein droit pour fabs

Aspect	Droit commun	Dérogation proposée
Travail dimanche	Autorisation préfectorale	Autorisation permanente
Équipes successives	5x8 encadré	5x8 de droit
Astreintes	Accord d'entreprise	Cadre légal assoupli

Contreparties obligatoires

- Majoration minimale : +25% nuit, +50% dimanche
- Repos compensateurs
- Suivi médical renforcé
- Représentation du personnel maintenue

7.3 Attractivité des Talents

Passeport Talent Semiconducteurs

Caractéristique	Disposition
Délivrance	15 jours (vs 90 jours standard)
Durée	4 ans renouvelable (vs 1-4 ans)
Conjoint	Autorisation de travail automatique
Nationalité	Éligibilité accélérée (3 ans vs 5 ans)
Fiscalité	Régime impatrié étendu (50% exonération 8 ans)

Objectifs

Indicateur	2027	2035	2047
Passeports délivrés/an	500	3 000	5 000
Taux d'acceptation	90%	95%	95%
Délai moyen	15j	10j	7j

8. Fiscalité Incitative

8.1 Crédit d'Impôt Semiconducteurs (CIS)

8.2 Zones Franches Semiconducteurs (ZFS)

Périmètre

Zone	Superficie	Localisation
ZFS Nord-France	500 ha	Dunkerque et environs
ZFS Grenoble	200 ha	Nord-Isère
ZFS Toulouse	300 ha	Francazal/Labège
ZFS Lyon	150 ha	Est lyonnais

Régime Fiscal

Impôt	Exonération années 1-5	Années 6-10	Années 11-15
IS	100%	50%	25%
CFE	100%	100%	50%
CVAE	100%	100%	50%
Taxe foncière	100%	100%	50%

Conditions

- Création nette d'emplois (minimum 50)
- Investissement minimum (10 M€)
- Engagement de maintien 15 ans
- Activité majoritairement semiconducteurs

Coût Estimé

Année	Coût fiscal (M€)
2029	50
2032	150
2035	300
2040	400
2045	350

8.3 Autres Mesures Fiscales

Mesure	Description	Coût estimé
Suramortissement équipements	140% valeur équipements de production	100 M€/an

Mesure	Description	Coût estimé
Exonération plus-values	Cession participations dans start-ups semi	50 M€/an
Régime impatrié étendu	50% exonération IR, 8 ans (vs 5)	30 M€/an
Mécénat recherche	Déduction 70% (vs 60%) pour recherche semi	20 M€/an
JEI renforcé	Exonération charges sociales portée à 10 ans	40 M€/an

9. Environnement et Autorisations

9.1 Procédure Accélérée IINM

Comparaison des Délais

Étape	Procédure standard	Procédure IINM
Étude d'impact	12-18 mois	6-9 mois
Autorisation environnementale	12-18 mois	6-9 mois
Enquête publique	2-3 mois	1 mois
Permis de construire	6-12 mois	3-6 mois
Recours contentieux	18-36 mois	6-12 mois
Total	4-7 ans	18-30 mois

Mécanismes d'Accélération

Mécanisme	Description
Guichet unique	Préfet de région coordinateur unique
Parallélisation	Instruction simultanée des procédures
Délais contraints	Silence vaut accord après délai
Enquête publique allégée	1 commissaire, 30 jours, dématérialisée
Contentieux accéléré	Compétence Cour administrative d'appel, 6 mois
Référent-suspension limité	Pas de suspension avant décision au fond

9.2 Dérogation Espèces Protégées

Procédure RIIPM Automatique

Les projets IINM bénéficient de plein droit de la qualification de "raison impérative d'intérêt public majeur", permettant la dérogation aux interdictions relatives aux espèces protégées (L. 411-2 Code environnement).

Compensations Obligatoires

Type d'impact	Ratio de compensation
Zones humides	1:2 (2 ha compensés pour 1 détruit)
Habitats d'espèces protégées	1:3
Corridors écologiques	1:2
Surfaces agricoles	1:1

Fonds de Compensation

Création d'un fonds de compensation environnementale abondé par les porteurs de projets IINM.

9.3 Dérogation ZAN

Enveloppe Nationale

Période	Enveloppe (hectares)	Répartition
2027-2032	200 ha	Projets identifiés
2032-2040	200 ha	Réserve
2040-2047	100 ha	Extensions
Total	500 ha	

Procédure

1. Demande de dérogation par le porteur de projet
2. Avis de l'ANS sur la qualification IINM
3. Décision du ministre chargé de l'environnement
4. Imputation sur l'enveloppe nationale (pas régionale)

9.4 Ressources en Eau et Énergie

Eau

Mesure	Description
Déclaration d'utilité publique	Création ressource (forage, retenue) pour IINM
Priorité d'accès	En cas de restriction, maintien alimentation fabs
Obligation de recyclage	80% minimum des eaux de process recyclées
Comptage et transparence	Publication consommation, objectifs réduction

Énergie

Mesure	Description
Raccordement prioritaire	Délai max 24 mois pour raccordement THT
PPA renouvelable	Obligation 30% énergie renouvelable (2030), 50% (2040)
Effacement	Participation aux mécanismes de flexibilité
Efficacité énergétique	Objectif -30% consommation/wafer sur 10 ans

10. Gouvernance et Institutions

10.1 Agence Nationale des Semiconducteurs (ANS)

10.2 Comité Stratégique des Semiconducteurs

Composition

Collège	Membres
Gouvernement	Premier ministre (président), 5 ministres
Industriels	6 dirigeants d'entreprises majeures
Recherche	3 présidents d'organismes (CEA, CNRS, CPU)
Régions	4 présidents de région
Parlementaires	2 députés, 2 sénateurs
Personnalités qualifiées	4 experts

Missions

- Validation de la stratégie nationale
- Arbitrages sur les grands projets
- Suivi des objectifs
- Recommandations au Gouvernement

Fonctionnement

- Réunions : trimestrielles
- Secrétariat : ANS
- Avis publiés

10.3 Coordination Interministérielle

10.4 Articulation avec l'Union Européenne

Instance UE	Rôle	Représentation FR
DG CONNECT	Pilotage Chips Act	Ministère Industrie + ANS
Chips Joint Undertaking	Programmes R&D	CEA + ANS
European Semiconductor Board	Coordination États membres	ANS + DGE
Alliance industrielle semi	Dialogue industrie	Entreprises FR

Annexes

A.1 Calendrier de Mise en Œuvre Juridique

Année	Actions
2027	Préparation projet de loi, consultations
2028	Vote loi, premiers décrets
2029	Décrets d'application, création ANS
2030	Régime pleinement opérationnel
2032	Première clause de revoyure
2037	Évaluation mi-parcours
2042	Deuxième clause de revoyure
2047	Évaluation finale, renouvellement

A.2 Impact Budgétaire Consolidé

Mesure	Coût annuel (régime de croisière)
ANS (fonctionnement)	30 M€
Crédit d'impôt semiconducteurs	500 M€
Zones franches	400 M€
Contrat de transition	200 M€
Passeport talent	10 M€
Autres mesures fiscales	200 M€
Total coût fiscal	~1,3 Md€/an

A.3 Textes à Modifier

Code / Loi	Articles concernés
Code monétaire et financier	L. 151-1 à L. 151-7
Code de la commande publique	L. 2112-4, L. 2152-7, R. 2152-7
Code général des impôts	244 quater B (CIR), 44 sexies (JEI)
Code du travail	L. 5422-1 et s., L. 1233-65 et s.
Code de l'environnement	L. 411-2, L. 181-1 et s.
Code de l'urbanisme	L. 101-2, L. 151-5
CESEDA	L. 421-1 et s. (titre de séjour)

A.4 Glossaire Juridique

Terme	Définition
IINM	Installation d'Intérêt National Majeur
ANS	Agence Nationale des Semiconducteurs
CIS	Crédit d'Impôt Semiconducteurs
ZFS	Zone Franche Semiconducteurs
CTS	Contrat de Transition Semiconducteurs
RIIPM	Raison Impérative d'Intérêt Public Majeur
IDE	Investissement Direct Étranger
IPCEI	Important Project of Common European Interest

SVT_IT_ANX_G

Matrice des Risques Détailée

SVT/TANX_G — Matrice des Risques Détailée

Plan de Souveraineté IT 2027-2047

Document de référence : SVT/T00, SVT/TANX_00

Classification : Diffusion Restreinte

Auteur : Jeff / Jagrat

Date : Janvier 2026

Version : 0.1

Sommaire

1. Cadre de Gestion des Risques
 2. Cartographie des Risques
 3. Analyse Détailée par Catégorie
 4. Matrice de Criticité
 5. Plans de Mitigation
 6. Scénarios de Crise
 7. Dispositif de Veille et Alerte
 8. Gouvernance des Risques
-

1. Cadre de Gestion des Risques

1.1 Principes Directeurs

1.2 Méthodologie d'Évaluation

Échelle de Probabilité

Niveau	Score	Description	Fréquence estimée
Très faible	1	Très peu probable	<5% sur 20 ans
Faible	2	Peu probable	5-15% sur 20 ans
Moyenne	3	Possible	15-40% sur 20 ans
Élevée	4	Probable	40-70% sur 20 ans
Très élevée	5	Quasi certain	>70% sur 20 ans

Échelle d'Impact

Niveau	Score	Impact sur objectifs	Impact financier
Mineur	1	Retard <6 mois, écart <5%	<500 M€
Modéré	2	Retard 6-12 mois, écart 5-15%	500 M€ - 2 Md€
Significatif	3	Retard 1-2 ans, écart 15-30%	2 - 10 Md€
Majeur	4	Retard >2 ans, écart 30-50%	10 - 30 Md€
Critique	5	Remise en cause du plan	>30 Md€

Calcul de la Criticité

1.3 Catégories de Risques

Catégorie	Code	Description
Géopolitique	GEO	Conflits, sanctions, tensions internationales
Économique	ECO	Marchés, conjoncture, financement
Technologique	TECH	Évolutions techno, obsolescence, échecs R&D

Catégorie	Code	Description
Industriel	IND	Production, qualité, supply chain
Humain	RH	Compétences, recrutement, social
Réglementaire	REG	Cadre juridique, environnement, normes
Organisationnel	ORG	Gouvernance, coordination, décisions
Exogène	EXO	Catastrophes, pandémies, climat

2. Cartographie des Risques

2.1 Registre des Risques (40 risques identifiés)

2.2 Top 10 des Risques Critiques

Rang	Code	Risque	P	I	C	Tendance
1	RH-01	Pénurie critique compétences	4	4	16	■ Croissant
2	GEO-01	Conflit majeur Taiwan/Chine	3	5	15	→ Stable
3	GEO-02	Sanctions US sur équipements	3	4	12	■ Croissant
4	GEO-07	Cyberattaque étatique sur fabs	3	4	12	■ Croissant
5	GEO-08	Espionnage industriel massif	4	3	12	→ Stable
6	ECO-01	Crise financière majeure	3	4	12	→ Stable
7	ECO-03	Inflation coûts équipements	4	3	12	■ Croissant
8	ECO-06	Concurrence prix asiatique	4	3	12	→ Stable
9	TECH-02	Retard Fab France 14nm	3	4	12	→ Stable
10	TECH-06	Dépendance persistante EUV/ASML	4	3	12	→ Stable

3. Analyse Détailée par Catégorie

3.1 Risques Géopolitiques

GEO-01 : Conflit Majeur Taiwan/Chine

Élément	Description
Description	Conflit armé ou blocus de Taiwan entraînant une disruption majeure de la production mondiale de semiconducteurs (TSMC = 55% de la fonderie mondiale)
Probabilité	3 - Moyenne (tensions croissantes, mais dissuasion forte)
Impact	5 - Critique (rupture approvisionnement mondial, chaos industriel)
Criticité	15 - CRITIQUE
Signaux faibles	Exercices militaires, déclarations politiques, mouvements de troupes

Conséquences potentielles :

- Rupture totale d'approvisionnement en puces avancées (<7nm)
- Arrêt de nombreuses industries (automobile, électronique, défense)
- Explosion des prix des composants disponibles
- Accélération forcée des programmes de souveraineté

Mesures de mitigation :

Mesure	Responsable	Échéance	Budget
Constitution stocks stratégiques (6 mois)	ANS + DGA	2028	2 Md€
Diversification fournisseurs (Samsung, Intel)	Industriels	Continu	—
Accélération Fab France 14nm	ANS	2035	Inclus plan
Partenariats privilégiés avec alliés (US, Japon, Corée)	État	2028	—

GEO-02 : Sanctions US sur Équipements

Élément	Description
Description	Extension des sanctions américaines (type EAR) limitant l'accès de la France/UE aux équipements ou technologies critiques

Élément	Description
Probabilité	3 - Moyenne (précédents avec Chine, tensions commerciales possibles)
Impact	4 - Majeur (impossibilité d'équiper les fabs, retard programmes)
Criticité	12 - ÉLEVÉ
Signaux faibles	Déclarations protectionnistes, restrictions ciblées, tensions commerciales

Mesures de mitigation :

Mesure	Responsable	Échéance	Budget
Développement équipementiers français	ANS	2035	6 Md€
Partenariats stratégiques US (Intel)	État	2028	—
Lobbying UE pour exemptions	État + UE	Continu	—
Stockage équipements critiques	Industriels	2030	500 M€

GEO-07 : Cyberattaque Étatique sur Fabs

Élément	Description
Description	Cyberattaque sophistiquée (APT) ciblant les systèmes de contrôle des fabs ou les données de conception, potentiellement destructive
Probabilité	3 - Moyenne (cibles de haute valeur, capacités offensives croissantes)
Impact	4 - Majeur (arrêt production, vol de secrets, destruction équipements)
Criticité	12 - ÉLEVÉ
Signaux faibles	Attaques sur secteurs connexes, reconnaissance réseau, tentatives d'intrusion

Mesures de mitigation :

Mesure	Responsable	Échéance	Budget
Certification ISO 27001 obligatoire	ANS	2030	100 M€
SOC 24/7 dédié semiconducteurs	ANSSI + ANS	2029	50 M€/an
Isolation réseaux industriels (OT)	Industriels	2030	200 M€
Exercices cyber réguliers	ANSSI	Annuel	10 M€/an
Red team / audits de sécurité	ANSSI	Semestriel	20 M€/an

3.2 Risques Économiques

ECO-01 : Crise Financière Majeure

Élément	Description
Description	Crise financière mondiale ou européenne entraînant une contraction du crédit, une chute des investissements et des difficultés de financement du plan
Probabilité	3 - Moyenne (cycles économiques, vulnérabilités systémiques)
Impact	4 - Majeur (réduction investissements, report projets, faillites)
Criticité	12 - ÉLEVÉ

Mesures de mitigation :

Mesure	Responsable	Échéance	Budget
Sanctuarisation budgets État (LPF)	Gouvernement	2028	—
Fonds souverain avec réserve de crise	FSS	2028	500 M€ réserve
Diversification sources financement	ANS	Continu	—
Garanties publiques renforcées	BPI	2028	2 Md€ plafond

ECO-03 : Inflation Coûts Équipements

Élément	Description
Description	Hausse significative et durable des coûts des équipements de production (litho, gravure, etc.) dépassant les prévisions budgétaires
Probabilité	4 - Élevée (tendance historique, position dominante fournisseurs)
Impact	3 - Significatif (dépassement budgets, réduction périmètre)
Criticité	12 - ÉLEVÉ

Mesures de mitigation :

Mesure	Responsable	Échéance	Budget
Contrats long terme avec prix plafonnés	Industriels	2028	—
Réserve budgétaire 15%	ANS	Intégré	8 Md€

Mesure	Responsable	Échéance	Budget
Développement équipements alternatifs	ANS	2035	Inclus plan
Mutualisation achats UE	UE	2030	—

ECO-06 : Concurrence Prix Asiatique

Élément	Description
Description	Concurrence agressive sur les prix de la part des fonderies asiatiques (TSMC, Samsung, chinois) rendant la production française non compétitive
Probabilité	4 - Élevée (surcapacités, subventions, économies d'échelle)
Impact	3 - Significatif (pertes de clients, rentabilité dégradée)
Criticité	12 - ÉLEVÉ

Mesures de mitigation :

Mesure	Responsable	Échéance	Budget
Positionnement niches haute valeur	Industriels	Continu	—
Différenciation (sécurité, proximité, qualité)	Industriels	Continu	—
Soutien à l'export (assurance-crédit)	BPI	2028	500 M€
Commande publique garantie	État	2029	4 Md€/an
Optimisation coûts (énergie, automatisation)	Industriels	Continu	2 Md€

3.3 Risques Technologiques

TECH-02 : Retard Fab France 14nm

Élément	Description
Description	Retard significatif (>18 mois) dans la construction ou le démarrage de Fab France 14nm, compromettant les objectifs de capacité
Probabilité	3 - Moyenne (complexité projet, précédents internationaux)
Impact	4 - Majeur (objectifs capacité non atteints, crédibilité plan)
Criticité	12 - ÉLEVÉ

Élément	Description
Signaux faibles	Retards jalons, difficultés recrutement, problèmes techniques

Mesures de mitigation :

Mesure	Responsable	Échéance	Budget
Gouvernance projet renforcée	ANS + Intel	2028	50 M€
Équipe projet internationale expérimentée	Fab France	2028	100 M€
Jalons intermédiaires avec pénalités	Contrats	2028	—
Plan B : extension capacités STMicro	ANS	2030	3 Md€ réserve
Réserve planning (6 mois)	Fab France	Intégré	—

TECH-06 : Dépendance Persistante EUV/ASML

Élément	Description
Description	Incapacité à réduire la dépendance aux équipements de lithographie EUV d'ASML (monopole mondial), créant une vulnérabilité stratégique
Probabilité	4 - Élevée (complexité technologique, avance ASML considérable)
Impact	3 - Significatif (dépendance maintenue, pas de souveraineté équipements)
Criticité	12 - ÉLEVÉ

Mesures de mitigation :

Mesure	Responsable	Échéance	Budget
Participation française dans ASML	État	2030	2 Md€
Développement lithographie alternative (NIL)	ANS	2035	800 M€
Partenariat stratégique ASML-France	État + ASML	2028	—
R&D lithographie next-gen (EUV High-NA)	CEA-Leti	2035	500 M€
Positionnement sur nœuds DUV (pas EUV)	Stratégie	Intégré	—

3.4 Risques Ressources Humaines

RH-01 : Pénurie Critique de Compétences

Élément	Description
Description	Incapacité structurelle à recruter les compétences nécessaires (ingénieurs process, techniciens salle blanche, concepteurs) malgré les efforts de formation
Probabilité	4 - Élevée (tension mondiale sur ces profils, délai formation)
Impact	4 - Majeur (retard projets, non-atteinte objectifs emploi, fuite entreprises)
Criticité	16 - CRITIQUE
Signaux faibles	Taux de vacance, délais recrutement, turnover, salaires

Conséquences potentielles :

- Impossibilité de faire tourner les fabs à pleine capacité
- Retards de tous les projets industriels
- Inflation salariale réduisant la compétitivité
- Entreprises renonçant à s'implanter en France

Mesures de mitigation :

Mesure	Responsable	Échéance	Budget
Plan formation massif (500K personnes)	ANS	2027-2047	22,5 Md€
5 campus microélectronique	ANS + Régions	2032	1,5 Md€
Passeport talent accéléré	État	2029	10 M€/an
Reconversion professionnelle (CTS)	ANS	2028	200 M€/an
Revalorisation salariale filière	Industriels	Continu	—
Campagne attractivité métiers	ANS	2027	50 M€
Partenariats écoles asiatiques	ANS	2029	30 M€
Politique logement zones tendues	Régions	2030	500 M€

3.5 Risques Exogènes

EXO-03 : Crise Énergétique Prolongée

Élément	Description
Description	Crise énergétique durable (prix élevés, rationnement) impactant la compétitivité et la continuité d'exploitation des fabs très énergivores
Probabilité	3 - Moyenne (tensions géopolitiques, transition énergétique)
Impact	4 - Majeur (coûts production +30-50%, arrêts possibles)
Criticité	12 - ÉLEVÉ

Mesures de mitigation :

Mesure	Responsable	Échéance	Budget
PPA long terme nucléaire/renouvelable	Industriels	2030	—
Statut prioritaire effacement	RTE	2029	—
Efficacité énergétique fabs (-30%)	Industriels	2035	1 Md€
Production décarbonée dédiée	Régions	2035	500 M€
Capacité de secours (générateurs)	Fabs	2030	200 M€

4. Matrice de Criticité Visuelle

4.1 Positionnement des Risques

4.2 Répartition par Niveau de Criticité

Niveau	Nombre	Risques
Critique (15-25)	2	RH-01, GEO-01
Élevé (10-14)	14	GEO-02, GEO-03, GEO-07, GEO-08, ECO-01, ECO-03, ECO-06, TECH-02, TECH-03, TECH-06, IND-01, IND-02, EXO-02, EXO-03
Moyen (5-9)	21	(voir registre)
Faible (1-4)	3	—
TOTAL	40	

5. Plans de Mitigation

5.1 Plan de Mitigation des Risques Critiques

Plan RH-01 : Pénurie Compétences

Plan GEO-01 : Conflit Taiwan

5.2 Synthèse des Plans de Mitigation

Risque	Criticité initiale	Criticité résiduelle	Budget mitigation
RH-01	16	8	12 Md€
GEO-01	15	9	2 Md€ + plan
GEO-02	12	8	6,5 Md€
GEO-07	12	6	300 M€
ECO-01	12	8	500 M€
ECO-03	12	8	8 Md€ réserve
TECH-02	12	6	3,15 Md€
TECH-06	12	9	3,3 Md€
EXO-03	12	6	1,7 Md€

6. Scénarios de Crise

6.1 Scénario A : Conflit Taiwan (GEO-01 matérialisé)

6.2 Scénario B : Échec Majeur Fab France (TECH-02 aggravé)

6.3 Scénario C : Pénurie Généralisée de Compétences (RH-01 aggravé)

7. Dispositif de Veille et Alerte

7.1 Organisation de la Veille

7.2 Indicateurs de Veille (Signaux Faibles)

Risque	Indicateurs surveillés	Source	Fréquence
GEO-01 Taiwan	Exercices militaires, déclarations, mouvements troupes	DGSI, presse	Continu
GEO-02 Sanctions	Déclarations US, projets de loi, restrictions Chine	MAE, DG Trésor	Hebdo
GEO-07 Cyber	Attaques sur secteurs connexes, alertes ANSSI	ANSSI	Continu
ECO-01 Crise	Spreads obligataires, indices stress bancaire	BdF	Quotidien
ECO-03 Inflation	Carnets de commandes ASML, prix équipements	Industriels	Mensuel
TECH-02 Retard Fab	Jalons projet, recrutement, permis	ANS	Mensuel
RH-01 Pénurie	Taux vacance, délais recrutement, salaires	INSEE, industriels	Trimestriel
EXO-03 Énergie	Prix spot, tensions géopolitiques, stocks gaz	CRE, RTE	Hebdo

7.3 Procédure d'Alerte

8. Gouvernance des Risques

8.1 Organisation

8.2 Comité des Risques ANS

Élément	Description
Composition	DG ANS (président), directeurs ANS, risk manager, représentants industriels, DGSI, ANSSI
Fréquence	Mensuelle (+ extraordinaire si alerte)
Ordre du jour type	Revue top 10 risques, alertes du mois, évolution plans mitigation, décisions
Livrables	Tableau de bord risques, notes d'alerte, plans d'action

8.3 Responsabilités par Risque

Code	Risque	Propriétaire	Contributeurs
GEO-01	Taiwan	DG ANS	DGA, SGDSN, MAE
GEO-02	Sanctions US	Dir. International	DG Trésor, MAE
GEO-07	Cyber	Dir. Sécurité	ANSSI, DGSI
ECO-01	Crise financière	Dir. Finances	DG Trésor, BPI
ECO-03	Inflation équipements	Dir. Industrie	Industriels
TECH-02	Retard Fab 14nm	Dir. Industrie	Fab France, Intel
TECH-06	Dépendance ASML	Dir. R&D	CEA-Leti
RH-01	Compétences	Dir. Formation	Industriels, Éducation
EXO-03	Énergie	Dir. Industrie	RTE, CRE

8.4 Reporting Risques

Document	Fréquence	Destinataires
Tableau de bord risques	Mensuel	Direction ANS
Synthèse trimestrielle	Trimestriel	CA ANS
Rapport annuel risques	Annuel	Tutelles, Parlement
Note d'alerte	Sur événement	Selon criticité
Exercice de crise	Annuel	Parties prenantes

Annexes

A.1 Registre Complet des Risques

Code	Risque	P	I	C	Propriétaire
GEO-01	Conflit Taiwan	3	5	15	DG ANS
GEO-02	Sanctions US équipements	3	4	12	Dir. International
GEO-03	Embargo composants	2	5	10	Dir. Industrie
GEO-04	Instabilité politique FR/UE	2	3	6	DG ANS
GEO-05	Retrait partenaire international	2	4	8	Dir. International
GEO-06	Guerre commerciale	3	3	9	Dir. International
GEO-07	Cyberattaque étatique	3	4	12	Dir. Sécurité
GEO-08	Espionnage industriel	4	3	12	Dir. Sécurité
ECO-01	Crise financière	3	4	12	Dir. Finances
ECO-02	Effondrement demande	2	4	8	Dir. Industrie
ECO-03	Inflation équipements	4	3	12	Dir. Industrie
ECO-04	Échec levées fonds	2	3	6	Dir. Finances
ECO-05	Réduction financement UE	2	3	6	Dir. International
ECO-06	Concurrence prix Asie	4	3	12	Dir. Industrie
TECH-01	Échec FDSOI 10nm	2	4	8	Dir. R&D
TECH-02	Retard Fab France 14nm	3	4	12	Dir. Industrie
TECH-03	Rupture techno non anticipée	2	5	10	Dir. R&D
TECH-04	Échec équipementiers	3	3	9	Dir. R&D
TECH-05	Obsolescence choix techno	3	3	9	Dir. R&D
TECH-06	Dépendance ASML	4	3	12	Dir. R&D
TECH-07	Échec RISC-V	2	3	6	Dir. R&D
IND-01	Accident majeur fab	2	5	10	Dir. Industrie
IND-02	Défaillance fournisseur	3	4	12	Dir. Industrie
IND-03	Problème qualité majeur	2	4	8	Dir. Industrie

Code	Risque	P	I	C	Propriétaire
IND-04	Retard construction	3	3	9	Dir. Industrie
IND-05	Pénurie matières premières	3	3	9	Dir. Industrie
IND-06	Rendement insuffisant	3	3	9	Dir. Industrie
RH-01	Pénurie compétences	4	4	16	Dir. Formation
RH-02	Fuite talents	3	3	9	Dir. Formation
RH-03	Échec formation	2	4	8	Dir. Formation
RH-04	Conflits sociaux	2	3	6	Dir. Formation
RH-05	Attractivité internationale	3	3	9	Dir. Formation
REG-01	Retard loi souveraineté	3	3	9	DG ANS
REG-02	Contentieux environnement	3	3	9	Dir. Juridique
REG-03	Évolution réglementation UE	2	3	6	Dir. International
REG-04	Contraintes ZAN	2	3	6	Dir. Territoires
ORG-01	Défaut coordination	3	3	9	DG ANS
ORG-02	Instabilité gouvernance	2	3	6	DG ANS
ORG-03	Dispersion efforts	3	3	9	DG ANS
EXO-01	Pandémie	2	4	8	DG ANS
EXO-02	Catastrophe naturelle	2	5	10	Dir. Industrie
EXO-03	Crise énergétique	3	4	12	Dir. Industrie

A.2 Budget Mitigation Consolidé

Catégorie	Budget mitigation	Inclus dans plan
Géopolitique	5 Md€	Partiellement
Économique	9 Md€	Oui (réserves)
Technologique	6,5 Md€	Oui
Industriel	1 Md€	Partiellement
RH	12 Md€	Oui (formation)
Réglementaire	0,2 Md€	Oui
Organisationnel	0,1 Md€	Oui
Exogène	2 Md€	Partiellement
TOTAL	~35 Md€ inclus	

A.3 Calendrier des Revues de Risques

Revue	Fréquence	Contenu
Comité risques ANS	Mensuel	Top 20, alertes, plans
Revue CA ANS	Trimestriel	Synthèse, décisions
Rapport annuel	Annuel	Bilan complet, évolutions
Exercice de crise	Annuel	Simulation scénario
Mise à jour complète	Bisannuel	Réévaluation tous risques

Document de référence — Version 0.1

Classification : Diffusion Restreinte

Projet GenToGen2027 / TOGAFrance

SVT_IT_ANX_H

Plan de Financement Détailé

SVT/TANX_H — Plan de Financement Détailé

Plan de Souveraineté IT 2027-2047

Document de référence : SVT/T00, SVT/TANX00, SVT/TANXC, SVT/TANX_F

Classification : Public

Auteur : Jeff / Jagrat

Date : Janvier 2026

Version : 0.1

Sommaire

1. Synthèse des Besoins de Financement
 2. Sources de Financement
 3. Véhicules et Instruments Financiers
 4. Plan de Financement par Phase
 5. Financement des Grands Projets
 6. Financement de l'Écosystème
 7. Ingénierie Financière et Montages
 8. Gouvernance Financière
 9. Analyse de Soutenabilité
 10. Retour sur Investissement
-

1. Synthèse des Besoins de Financement

1.1 Budget Global du Plan

1.2 Répartition par Phase

Phase	Période	Budget	Part	Priorités
Phase 1	2027-2032	55 Md€	31%	Fondations, lancement grands projets
Phase 2	2032-2039	75 Md€	42%	Industrialisation, montée en puissance
Phase 3	2039-2047	50 Md€	28%	Consolidation, leadership
TOTAL	2027-2047	180 Md€	100%	

1.3 Flux Annuels de Financement

1.4 Comparaison Internationale

Pays/Région	Programme	Budget	Période	Budget/an
USA	CHIPS Act	280 Md\$	2022-2032	28 Md\$/an
Chine	Big Fund I+II+III	150 Md\$	2014-2030	9,4 Md\$/an
UE	EU Chips Act	43 Md€	2023-2030	6,1 Md€/an
Taiwan	Divers	40 Md\$	2021-2030	4,4 Md\$/an
Corée	K-Chips	450 Md\$	2022-2042	22,5 Md\$/an
Japon	Revival plan	25 Md\$	2022-2030	3,1 Md\$/an
France	Ce plan	180 Md€	2027-2047	9,0 Md€/an

Positionnement : Budget cohérent avec les ambitions, supérieur au plan UE mais inférieur aux géants US/Corée. Effort soutenable au regard du PIB français.

2. Sources de Financement

2.1 Vue d'Ensemble

2.2 Financement par l'État (55 Md€)

Ventilation par Instrument

Instrument	Montant	Période	Mécanisme
France 2030 / PIA	12 Md€	2027-2032	Crédits existants réorientés + extension
Lois de Finances (LFI)	20 Md€	2027-2047	Crédits budgétaires annuels
BPI France	10 Md€	2027-2047	Prêts, garanties, fonds propres
Dépenses fiscales	10 Md€	2029-2047	CIS, ZFS, autres dispositifs
CDC / Banque des Territoires	3 Md€	2027-2040	Infrastructure, foncier

Répartition par Ministère/Opérateur

Ministère/Opérateur	Contribution	Principaux postes
Industrie (DGE)	18 Md€	Aides industrielles, ANS
Recherche (MESR)	12 Md€	R&D, formation supérieure
Économie (DG Trésor)	8 Md€	Participations, BPI
Travail	5 Md€	Formation professionnelle, reconversion
Territoires	4 Md€	Aménagement, CPER
Défense	3 Md€	Composants souverains
Autres	5 Md€	Divers

Programmation Pluriannuelle

Période	Budget État/an	Cumul
2027-2029	3,5 Md€	10,5 Md€
2030-2032	4,0 Md€	12 Md€
2033-2035	3,2 Md€	9,6 Md€
2036-2039	2,8 Md€	11,2 Md€
2040-2047	1,5 Md€	11,7 Md€
Total	Moy. 2,75 Md€	55 Md€

2.3 Financement Européen (30 Md€)

Sources UE Mobilisables

Programme	Montant FR	Période	Conditions
EU Chips Act	8 Md€	2024-2030	First-of-a-kind, R&D
IPCEI Microélectronique	6 Md€	2027-2035	Projets notifiés
Horizon Europe	4 Md€	2027-2034	Appels à projets
FEDER	5 Md€	2027-2034	Régions éligibles
Facilité pour la Reprise (RRF)	3 Md€	2027-2030	Résilience, transition
InvestEU	2 Md€	2027-2034	Garanties, prêts BEI
Fonds de Défense Européen	1 Md€	2027-2034	Composants défense
Digital Europe	1 Md€	2027-2034	Compétences numériques

Taux de Cofinancement Attendus

Type de projet	Taux UE	Taux national
R&D fondamentale	100%	0%
R&D industrielle	50-70%	30-50%
Lignes pilotes	50%	50%
Investissement fab (IPCEI)	30-50%	50-70%
Formation	50-80%	20-50%
Infrastructure	40-60%	40-60%

2.4 Financement par les Entreprises (65 Md€)

Par Type d'Entreprise

Catégorie	Contribution	Forme
Grands groupes (STMicro, Soitec, Air Liquide)	35 Md€	Fonds propres, autofinancement
ETI	15 Md€	Fonds propres, dette
PME et start-ups	5 Md€	Levées de fonds, emprunts
Entreprises étrangères implantées	10 Md€	Investissements directs

Principaux Contributeurs Attendus

Entreprise	Contribution estimée	Projets
STMicroelectronics	15 Md€	Extension Crolles, FDSOI, R&D
Soitec	4 Md€	Extension capacités, nouveaux substrats
Air Liquide	2 Md€	Gaz électroniques
Intel (JV Fab 14nm)	8 Md€	Fab France 14nm
Thales	2 Md€	Composants souverains
Nouvelles entreprises	10 Md€	Créations (cf. ANX_C)
Autres	24 Md€	Divers

2.5 Investisseurs Privés (15 Md€)

Types d'Investisseurs

Type	Contribution	Cibles
Fonds de capital-risque	5 Md€	Start-ups, scale-ups
Fonds de private equity	5 Md€	ETI, consolidation
Fonds souverains (alliés)	3 Md€	Grands projets
Family offices	1 Md€	Start-ups, PME
Investisseurs institutionnels	1 Md€	Infrastructure, dette

Fonds Ciblés

Fonds	Taille cible	Focus
Fonds souverain semi (nouveau)	5 Md€	Toute chaîne de valeur
Fonds deeptech (existants)	3 Md€	Start-ups
Fonds infra (existants)	2 Md€	Fabs, campus
Fonds étrangers (KIC, Temasek, etc.)	5 Md€	Grands projets

2.6 Financement Régional (12 Md€)

Par Région

Région	Contribution	Affectation
Auvergne-Rhône-Alpes	4 Md€	Extension Grenoble, campus, infrastructure
Île-de-France	2,5 Md€	Campus Saclay, incubateurs
Hauts-de-France	2,5 Md€	Fab 14nm, reconversion, formation
Occitanie	1,5 Md€	Packaging, test, campus
Bretagne	0,8 Md€	Télécom, cyber
PACA	0,4 Md€	Design, photonique
Autres	0,3 Md€	Antennes

Mécanismes

- CPER (Contrats de Plan État-Région) : 4 Md€
- Aides directes régionales : 3 Md€
- Foncier et aménagement : 3 Md€
- Co-investissement avec État : 2 Md€

2.7 Dette et Financements Bancaires (3 Md€)

Type	Montant	Bénéficiaires
Prêts BEI	1,5 Md€	Grands projets
Prêts bonifiés État	0,5 Md€	ETI, PME
Prêts bancaires garantis	1 Md€	Entreprises diverses

3. Véhicules et Instruments Financiers

3.1 Architecture des Véhicules de Financement

3.2 Fonds Souverain Semiconducteurs

Caractéristiques

Élément	Description
Statut juridique	SAS à capital public majoritaire

Élément	Description
Dotation initiale	5 Md€ (extensible à 8 Md€)
Actionnariat	État 60%, CDC 20%, BPI 10%, Institutionnels 10%
Durée	20 ans (2027-2047)
Gouvernance	Conseil d'administration + Comité d'investissement

Compartiments

Compartiment	Dotation	Tickets	Cibles
Amorçage	500 M€	0,5-5 M€	Start-ups deeptech, spin-offs
Croissance	2 000 M€	5-50 M€	Scale-ups, ETI en développement
Stratégique	2 500 M€	50-500 M€	Champions nationaux, JV, fabs

Politique d'Investissement

Critère	Règle
Secteur	100% chaîne de valeur semiconducteurs
Géographie	Siège ou activité significative en France
Rentabilité cible	TRI >8% (amorçage), >12% (croissance), >10% (stratégique)
Durée détention	5-10 ans
Co-investissement	Systématique avec investisseurs privés
Gouvernance	Représentation au CA si >10% capital

3.3 Dispositifs de Subvention (ANS)

Types de Subventions

Type	Montant max	Bénéficiaires	Procédure
Subvention R&D	10 M€	PME, ETI, académiques	AAP
Subvention investissement	100 M€	Entreprises industrielles	IPCEI ou guichet
Subvention formation	5 M€	Organismes de formation	Convention
Avance remboursable	50 M€	Entreprises, projets risqués	Dossier individuel
Aide à l'emploi	15 K€/emploi	Créations d'emplois	Guichet

Processus d'Attribution

3.4 Instruments BPI France

Instrument	Enveloppe	Caractéristiques
Prêt croissance semi	2 Md€	7 ans, différé 2 ans, taux bonifié
Prêt innovation	1 Md€	Sans garantie, 10 ans
Garantie bancaire	3 Md€	70% du risque couvert
Fonds propres directs	2 Md€	Minoritaire, co-investissement
Fonds de fonds	2 Md€	Participation aux fonds VC/PE

3.5 Dépenses Fiscales

Dispositif	Coût annuel	Cumul 20 ans	Référence
Crédit d'Impôt Semi (CIS)	500 M€	9 Md€	ANX_F art. 86
Zones Franches Semi (ZFS)	400 M€	7 Md€	ANX_F art. 91
Suramortissement	100 M€	1,5 Md€	—
Autres (impatrié, JEI, etc.)	100 M€	1,5 Md€	—
TOTAL	~1,1 Md€	~19 Md€	

Note : Les dépenses fiscales ne sont pas comptées dans le budget de 180 Md€ car ce sont des moindres recettes, pas des dépenses directes.

4. Plan de Financement par Phase

4.1 Phase 1 (2027-2032) : Fondations

Budget Détaillé

Poste	Montant	Répartition sources
Lancement grands projets	25 Md€	Entreprises 40%, État 30%, UE 20%, Régions 10%
R&D et lignes pilotes	12 Md€	État 45%, UE 35%, Entreprises 20%

Poste	Montant	Répartition sources
Formation et compétences	8 Md€	État 50%, UE 25%, Régions 15%, Entreprises 10%
Infrastructure territoriale	6 Md€	État 40%, Régions 35%, UE 25%
Gouvernance et animation	4 Md€	État 80%, Régions 20%
TOTAL Phase 1	55 Md€	

Flux Annuels Phase 1

Année	Budget	Cumul	Points clés
2027	7 Md€	7 Md€	Création ANS, Fonds souverain, premiers AAP
2028	8 Md€	15 Md€	Lancement Fab 14nm (études), extension STMicro
2029	9 Md€	24 Md€	Construction Fab 14nm, lignes pilotes
2030	10 Md€	34 Md€	Montée en puissance R&D
2031	11 Md€	45 Md€	Premiers équipements Fab 14nm
2032	10 Md€	55 Md€	Continuation industrialisation

4.2 Phase 2 (2032-2039) : Industrialisation

Budget Détaillé

Poste	Montant	Répartition sources
Industrialisation fabs	35 Md€	Entreprises 50%, État 25%, UE 15%, Privés 10%
Développement écosystème	18 Md€	Entreprises 40%, État 30%, Privés 20%, UE 10%
R&D et technologies avancées	12 Md€	État 40%, UE 35%, Entreprises 25%
Formation continue	6 Md€	État 40%, Entreprises 30%, Régions 20%, UE 10%
Infrastructure et territoires	4 Md€	Régions 40%, État 40%, UE 20%
TOTAL Phase 2	75 Md€	

Flux Annuels Phase 2

Année	Budget	Cumul	Points clés
2033	11 Md€	66 Md€	Qualification Fab 14nm

Année	Budget	Cumul	Points clés
2034	11 Md€	77 Md€	Production Fab 14nm, PackFrance
2035	12 Md€	89 Md€	Volume production, export équipements
2036	11 Md€	100 Md€	Extensions capacités
2037	11 Md€	111 Md€	Lancement fab mémoires
2038	10 Md€	121 Md€	Consolidation écosystème
2039	9 Md€	130 Md€	Préparation Phase 3

4.3 Phase 3 (2039-2047) : Consolidation

Budget Détailé

Poste	Montant	Répartition sources
Technologies de rupture	18 Md€	Entreprises 45%, État 30%, UE 25%
Extension capacités	15 Md€	Entreprises 60%, État 20%, Privés 20%
Consolidation champions	8 Md€	Entreprises 50%, Privés 30%, État 20%
Formation et adaptation	5 Md€	État 40%, Entreprises 35%, Régions 25%
Divers et imprévus	4 Md€	État 50%, Entreprises 50%
TOTAL Phase 3	50 Md€	

5. Financement des Grands Projets

5.1 Fab France 14nm (Projet Souverain)

Plan de Financement

Source	Montant	Part	Forme
Intel (partenaire technologique)	5 Md€	28%	Fonds propres JV
État français (IPCEI)	4 Md€	22%	Subvention
Union Européenne (Chips Act)	3 Md€	17%	Subvention
Fonds souverain semi	2 Md€	11%	Fonds propres

Source	Montant	Part	Forme
Région Hauts-de-France	1 Md€	6%	Subvention + foncier
BEI	1,5 Md€	8%	Prêt
Investisseurs privés	1,5 Md€	8%	Fonds propres
TOTAL	18 Md€	100%	

Structure Juridique

Échéancier des Décaissements

Année	Montant	Affectation
2028	0,5 Md€	Études, terrains, permis
2029	1,5 Md€	Début construction
2030	2,5 Md€	Construction
2031	3 Md€	Construction + premiers équipements
2032	3 Md€	Équipements
2033	3 Md€	Équipements + qualification
2034	2 Md€	Fin équipements + ramp-up
2035	1,5 Md€	Ramp-up + fonds de roulement
2036	1 Md€	Optimisation
Total	18 Md€	

5.2 Extension STMicroelectronics Crolles

Plan de Financement

Source	Montant	Part
STMicroelectronics	3 Md€	40%
État français (IPCEI)	1,9 Md€	25%
Union Européenne	1,9 Md€	25%
Région AURA	0,7 Md€	10%
TOTAL	7,5 Md€	100%

5.3 Fab Mémoires Spécialisées

Plan de Financement

Source	Montant	Part
Partenaire industriel (SK Hynix ou autre)	5 Md€	42%
État français	3 Md€	25%
Union Européenne	2 Md€	17%
Fonds souverain semi	1,5 Md€	12%
Région	0,5 Md€	4%
TOTAL	12 Md€	100%

5.4 LithoFrance (Équipementier)

Plan de Financement

Source	Montant	Part
Fonds souverain semi	1,5 Md€	25%
État français (subventions R&D)	1,5 Md€	25%
Investisseurs privés (VC/PE)	1,5 Md€	25%
Partenaires industriels (Thales, Safran)	1 Md€	17%
Union Européenne	0,5 Md€	8%
TOTAL	6 Md€	100%

5.5 PackFrance 3D

Plan de Financement

Source	Montant	Part
STMicroelectronics	1,2 Md€	30%
SET	0,4 Md€	10%
État français	1 Md€	25%
Fonds souverain semi	0,6 Md€	15%
Union Européenne	0,5 Md€	12%
Région Occitanie	0,3 Md€	8%
TOTAL	4 Md€	100%

6. Financement de l'Écosystème

6.1 Start-ups et PME

Continuum de Financement

Budget Écosystème Start-ups/PME

Instrument	Budget 2027-2047	Nombre de bénéficiaires
Subventions amorçage	500 M€	500 projets
Fonds amorçage FSS	500 M€	200 start-ups
Série A (co-invest FSS)	1 000 M€	100 start-ups
Prêts innovation BPI	800 M€	400 entreprises
Garanties BPI	1 500 M€	1 000 entreprises
TOTAL	4,3 Md€	

6.2 ETI et Consolidation

Fonds de Consolidation Sectorielle

Objectif	Budget	Cibles
Création ETI équipements	1,5 Md€	10-15 ETI par consolidation
Création ETI packaging	500 M€	3-5 ETI
Création groupe IP	300 M€	1 groupe (FranceIP)
Consolidation design	500 M€	5-8 design houses
TOTAL	2,8 Md€	

6.3 Formation et Campus

Poste	Budget	Sources
5 campus microélectronique	1,5 Md€	État 40%, Régions 30%, UE 20%, Entreprises 10%
Salles blanches pédagogiques	300 M€	État 50%, Régions 30%, Entreprises 20%
Plateformes numériques	330 M€	État 60%, UE 30%, Entreprises 10%

Poste	Budget	Sources
Reconversion professionnelle	4 Md€	État 50%, Entreprises 30%, OPCO 20%
Attractivité internationale	1,5 Md€	État 80%, Régions 20%
TOTAL	7,6 Md€	

7. Ingénierie Financière et Montages

7.1 Montages Type

Montage IPCEI (Grands Projets)

Montage Start-up Deeptech

7.2 Mécanismes de Garantie

Mécanisme	Couverture	Plafond	Gestionnaire
Garantie BPI classique	50%	2,5 M€	BPI France
Garantie BPI semi	70%	10 M€	BPI France
Contre-garantie FEI	80%	25 M€	FEI via BPI
Garantie État	90%	100 M€	DG Trésor

7.3 Financements Hybrides

Instrument	Usage	Avantages
Obligations convertibles	Scale-ups pré-IPO	Flexibilité, upside
Prêts participatifs	ETI en croissance	Quasi fonds propres
Avances remboursables	R&D risquée	Partage du risque
Royalties	Licences technologiques	Alignement succès

8. Gouvernance Financière

8.1 Architecture de Gouvernance

8.2 Procédures de Contrôle

Niveau	Contrôle	Fréquence	Acteur
Projet	Suivi jalons, dépenses	Continu	ANS
Programme	Revue de performance	Trimestriel	ANS + BPI
Plan	Audit financier	Annuel	Cour des comptes
Stratégique	Évaluation d'impact	Quinquennal	Mission indépendante

8.3 Reporting et Transparence

Document	Fréquence	Destinataires
Tableau de bord financier	Mensuel	ANS, Ministères
Rapport d'activité ANS	Annuel	Parlement, public
Rapport au Parlement	Annuel	Assemblée, Sénat
Comptes certifiés FSS	Annuel	Public
Évaluation mi-parcours	2032, 2037	Gouvernement, public

9. Analyse de Soutenabilité

9.1 Impact sur les Finances Publiques

Contribution Publique Directe

Période	Budget État/an	% Budget État	% PIB
2027-2032	3,7 Md€	0,7%	0,12%
2032-2039	3,0 Md€	0,5%	0,10%
2039-2047	1,9 Md€	0,3%	0,06%

Période	Budget État/an	% Budget État	% PIB
Moyenne	2,75 Md€	0,5%	0,09%

Comparaison avec d'Autres Programmes

Programme	Budget/an	% PIB
Défense (LPM)	47 Md€	1,5%
Recherche publique	20 Md€	0,65%
France 2030	3,5 Md€	0,11%
Plan semiconducteurs	2,75 Md€	0,09%
Transition écologique	7 Md€	0,23%

Conclusion : L'effort est significatif mais soutenable, comparable à France 2030.

9.2 Effet de Levier

Source	Apport	Multiplicateur
État	55 Md€	1,0x (référence)
UE	30 Md€	+0,5x
Régions	12 Md€	+0,2x
Entreprises	65 Md€	+1,2x
Privé	18 Md€	+0,3x
TOTAL	180 Md€	3,3x

Chaque euro public génère 3,3 € d'investissement total.

9.3 Risques Financiers

Risque	Probabilité	Impact	Mitigation
Dérapage coûts grands projets	Moyenne	Élevé	Réserve 10%, gouvernance stricte
Échec levées de fonds privées	Faible	Moyen	Garanties État, FSS en soutien
Réduction financements UE	Faible	Élevé	Diversification, conditionnalité
Retrait partenaire industriel	Faible	Très élevé	Clauses contractuelles, alternatives
Cycle économique défavorable	Moyenne	Moyen	Programmation flexible

9.4 Scénarios

Scénario	Hypothèses	Budget final	Impact
Central	Exécution nominale	180 Md€	Objectifs atteints
Optimiste	Effet d'entraînement fort	200 Md€	Objectifs dépassés
Degradié	Partenariats partiels	150 Md€	Objectifs partiellement atteints
Crise	Échec majeur	120 Md€	Repositionnement stratégique

10. Retour sur Investissement

10.1 Bénéfices Économiques Directs

Création de Valeur

Indicateur	2026	2047	Création
CA filière France	25 Md€	130 Md€	+105 Md€
Valeur ajoutée	12 Md€	65 Md€	+53 Md€
Emplois directs	50 000	200 000	+150 000
Emplois indirects	100 000	400 000	+300 000

Retombées Fiscales

Type	Montant annuel 2047	Cumul 2027-2047
IS (entreprises)	8 Md€	80 Md€
IR et CS (salaires)	12 Md€	120 Md€
TVA (consommation)	5 Md€	50 Md€
Taxes locales	2 Md€	20 Md€
TOTAL	27 Md€/an	270 Md€

10.2 Bénéfices Économiques Indirects

Bénéfice	Valeur estimée
Réduction dépendance importations	15 Md€/an évités

Bénéfice	Valeur estimée
Compétitivité industries utilisatrices	Non chiffrable
Innovation (spillovers)	5-10 Md€/an
Attractivité territoire	Non chiffrable

10.3 Bénéfices Stratégiques (Non Monétaires)

Bénéfice	Importance
Souveraineté numérique	Critique
Sécurité nationale	Critique
Autonomie technologique	Élevée
Influence normative	Moyenne
Soft power technologique	Moyenne

10.4 Calcul du ROI

10.5 Comparaison avec l'Inaction

Scénario	Coût / Bénéfice
Avec le plan	Investissement 100 Md€ public, retour 1 000 Md€
Sans le plan	Perte de compétitivité, dépendance croissante
	Importations semi : +20 Md€/an en 2047 (vs 2026)
	Perte d'emplois industriels : -50 000
	Risque rupture approvisionnement : non chiffrable

Conclusion : Le coût de l'inaction dépasse largement le coût du plan.

Annexes

A.1 Tableau de Financement Détaillé par Année

Année	État	UE	Régions	Entreprises	Privé	Total
2027	2,5	1,5	0,5	2,0	0,5	7,0
2028	3,0	1,8	0,6	2,2	0,4	8,0
2029	3,5	2,0	0,7	2,3	0,5	9,0
2030	4,0	2,2	0,8	2,5	0,5	10,0
2031	4,2	2,5	0,9	2,8	0,6	11,0
2032	4,0	2,3	0,8	2,4	0,5	10,0
2033	3,8	2,2	0,7	3,5	0,8	11,0
2034	3,5	2,0	0,7	4,0	0,8	11,0
2035	3,8	2,2	0,8	4,2	1,0	12,0
2036	3,5	1,8	0,7	4,0	1,0	11,0
2037	3,5	1,8	0,7	4,0	1,0	11,0
2038	3,2	1,5	0,6	3,8	0,9	10,0
2039	2,8	1,2	0,5	3,6	0,9	9,0
2040	2,5	1,0	0,5	3,5	0,8	8,3
2041	2,3	0,8	0,4	3,3	0,7	7,5
2042	2,0	0,7	0,4	3,0	0,6	6,7
2043	1,8	0,5	0,3	2,8	0,5	5,9
2044	1,5	0,4	0,3	2,5	0,4	5,1
2045	1,3	0,3	0,2	2,2	0,3	4,3
2046	1,0	0,2	0,2	2,0	0,2	3,6
2047	0,8	0,1	0,1	1,4	0,1	2,5
TOTAL	55	30	12	65	18	180

Montants en milliards d'euros

A.2 Liste des Projets Financés >100 M€

Projet	Budget	Financement public	Période
Fab France 14nm	18 000 M€	8 000 M€	2028-2036
Fab Mémoires	12 000 M€	5 500 M€	2035-2045
Extension STMicro	7 500 M€	4 500 M€	2027-2035
LithoFrance	6 000 M€	2 500 M€	2027-2042
PackFrance 3D	4 000 M€	1 800 M€	2028-2040
Extension Soitec	2 000 M€	800 M€	2027-2035
PlasmaFab	800 M€	400 M€	2028-2038
Campus Grenoble	500 M€	400 M€	2027-2032
Campus Saclay	400 M€	320 M€	2027-2032
Programmes R&D (10)	20 000 M€	12 000 M€	2027-2047

A.3 Glossaire Financier

Terme	Définition
IPCEI	Important Project of Common European Interest
FSS	Fonds Souverain Semiconducteurs
CIS	Crédit d'Impôt Semiconducteurs
ZFS	Zone Franche Semiconducteurs
LFI	Loi de Finances Initiale
BEI	Banque Européenne d'Investissement
FEI	Fonds Européen d'Investissement
ROI	Return On Investment
TRI	Taux de Rentabilité Interne

Document de référence — Version 0.1

Projet GenToGen2027 / TOGAFrance

SVT_IT_ANX_I

Benchmark International

SVT/TANX_I — Benchmark International

Plan de Souveraineté IT 2027-2047

Document de référence : SVT/T00, SVT/TANX_00

Classification : Public

Auteur : Jeff / Jagrat

Date : Janvier 2026

Version : 0.1

Sommaire

1. Vue d'Ensemble du Marché Mondial
 2. États-Unis
 3. Chine
 4. Taïwan
 5. Corée du Sud
 6. Japon
 7. Union Européenne
 8. Autres Acteurs
 9. Analyse Comparative
 10. Enseignements pour la France
-

1. Vue d'Ensemble du Marché Mondial

1.1 Marché des Semiconducteurs

1.2 Chaîne de Valeur Mondiale

1.3 Principaux Acteurs Mondiaux

Rang	Entreprise	Pays	CA 2024	Activité principale
1	TSMC	Taiwan	90 Md\$	Fonderie
2	Samsung	Corée	75 Md\$	IDM (mémoire + logique)
3	Intel	USA	55 Md\$	IDM (logique)
4	SK Hynix	Corée	35 Md\$	Mémoire
5	Micron	USA	25 Md\$	Mémoire
6	Qualcomm	USA	38 Md\$	Fabless (mobile)
7	Broadcom	USA	35 Md\$	Fabless (infra)
8	NVIDIA	USA	60 Md\$	Fabless (GPU, IA)
9	AMD	USA	23 Md\$	Fabless (CPU, GPU)
10	Texas Instruments	USA	18 Md\$	IDM (analogique)
11	STMicroelectronics	France/Italie	17 Md\$	IDM
12	Infineon	Allemagne	16 Md\$	IDM (auto, puissance)
13	NXP	Pays-Bas	13 Md\$	IDM (auto, IoT)
14	MediaTek	Taiwan	17 Md\$	Fabless (mobile)
15	ASML	Pays-Bas	28 Md\$	Équipements (litho)

2. États-Unis

2.1 Position et Forces

2.2 Stratégie : CHIPS and Science Act

Élément	Description
Adoption	Août 2022
Budget total	280 Md\$ sur 10 ans
Dont semiconducteurs	52,7 Md\$ directs + 24 Md\$ crédits d'impôt
Objectif	Relocalisation production, leadership technologique

Répartition du Financement

Poste	Budget	Détail
Subventions manufacturing	39 Md\$	Nouvelles fabs sur sol US
R&D et workforce	13,2 Md\$	NIST, NSF, DOE programs
Crédit d'impôt investissement	24 Md\$	25% des investissements qualifiés
CHIPS for America Defense	2 Md\$	Composants défense
International tech security	0,5 Md\$	Coordination alliés

Projets Annoncés (2022-2025)

Entreprise	Projet	Investissement	Emplois	Subvention
Intel	Ohio (2 fabs)	20 Md\$	3 000	8,5 Md\$
Intel	Arizona (extension)	20 Md\$	3 000	Inclus
TSMC	Arizona (3 fabs)	65 Md\$	6 500	6,6 Md\$
Samsung	Texas (extension)	17 Md\$	2 000	6,4 Md\$
Micron	New York	100 Md\$ (20 ans)	9 000	6,1 Md\$
GlobalFoundries	New York/Vermont	4 Md\$	1 500	1,5 Md\$
SK Hynix	Indiana	3,9 Md\$	1 000	450 M\$
TOTAL		~230 Md\$	~26 000	~30 Md\$

2.3 Politique de Contrôle des Exportations

Mesure	Date	Impact
Entity List Huawei	2019	Blocage accès technologie US
Restrictions équipements vers Chine	2022	EUV, outils avancés interdits
Extension restrictions	2023	DUV avancé, IA chips
Coordination alliés	2023	Japon, Pays-Bas alignés

Objectif : Maintenir 2 générations d'avance technologique sur la Chine.

2.4 Enseignements pour la France

Point	Enseignement
Échelle des moyens	Budget 10x supérieur au plan français (ajusté PIB : 3x)
Vitesse d'exécution	Annonces rapides, subventions massives
Attractivité	Capacité à attirer TSMC et Samsung
Intégration défense	Lien fort DARPA/DOD avec industrie civile
Contrôle exportations	Utilisation de la technologie comme arme géopolitique
Faiblesse	Même les USA peinent à recruter (main d'œuvre)

3. Chine

3.1 Position et Ambitions

3.2 Stratégie : "Made in China 2025" et Big Fund

Plans Successifs

Plan	Période	Budget	Objectif
Made in China 2025	2015-2025	Non chiffré	40% autosuffisance (2020), 70% (2025)
Big Fund I	2014-2019	21 Md\$	Amorçage filière
Big Fund II	2019-2024	29 Md\$	Équipements, matériaux
Big Fund III	2024-2029	48 Md\$	Rattrapage technologique
14ème Plan (2021-25)	2021-2025	150 Md\$ estimé	Semi = priorité nationale

Principaux Acteurs Chinois

Entreprise	Activité	CA 2024	Nœud avancé	Position
SMIC	Fonderie	8 Md\$	7nm (limité)	#4 mondial fonderie
YMTC	Mémoire NAND	3 Md\$	232 layers	Top 5 NAND

Entreprise	Activité	CA 2024	Nœud avancé	Position
CXMT	Mémoire DRAM	1,5 Md\$	17nm	Émergent
HiSilicon (Huawei)	Design	N/A	7nm (via SMIC)	Bloqué par sanctions
NAURA	Équipements	2 Md\$	Gravure, dépôt	Leader chinois équip.
AMEC	Équipements	1 Md\$	Gravure	N°2 chinois équip.

3.3 Impact des Sanctions

3.4 Enseignements pour la France

Point	Enseignement
Volonté politique	Détermination à long terme malgré les obstacles
Échelle investissement	Moyens colossaux (mais pas toujours efficaces)
Vulnérabilité	Dépendance équipements = talon d'Achille
Risque	Surcapacité chinoise sur nœuds matures → pression prix
Opportunité	Restrictions créent de l'espace pour alternatives
Leçon	Ne pas sous-estimer la capacité de rattrapage

4. Taïwan

4.1 Position Dominante

4.2 TSMC : Le Géant Incontournable

Élément	Données
CA 2024	~90 Md\$
Part fonderie mondiale	53%
Part nœuds avancés	92% (monopole de fait)
Technologie actuelle	3nm (production), 2nm (2025)
Capex annuel	~30 Md\$
Clients majeurs	Apple (25%), NVIDIA, AMD, Qualcomm

Élément	Données
Employés	75 000
Fabs	15 à Taïwan + Arizona, Japon, Allemagne

Avance Technologique TSMC

Nœud	TSMC	Samsung	Intel	SMIC
3nm	Production (2022)	Production (2023)	—	—
2nm	2025	2025	2025 (20A)	—
1,4nm	2027	2027	—	—
Technologie	GAA (depuis 2nm)	GAA	RibbonFET	FinFET

4.3 Stratégie de Diversification

Projet	Localisation	Investissement	Nœud	Statut
TSMC Arizona	USA	65 Md\$	4nm, 3nm, 2nm	Construction
TSMC Kumamoto	Japon	8,6 Md\$	12-28nm	Production 2024
TSMC Dresden	Allemagne	10 Md\$ (JV)	12-28nm	Construction
TSMC Taïwan	Hsinchu/Kaohsiung	100 Md\$ (5 ans)	3nm, 2nm	En cours

4.4 Risque Géopolitique

4.5 Enseignements pour la France

Point	Enseignement
Excellence opérationnelle	TSMC = référence mondiale en efficacité
Cluster	Hsinchu = modèle d'écosystème intégré
Spécialisation	Focus sur le manufacturing, pas sur tout
Formation	Universités dédiées (NCTU, NTHU)
Risque concentration	Ne pas mettre tous les œufs dans le même panier
Opportunité	Diversification TSMC = opportunité pour EU

5. Corée du Sud

5.1 Position et Stratégie

5.2 Acteurs Principaux

Entreprise	Activité	CA 2024	Position mondiale
Samsung Electronics	IDM (mémoire + fonderie)	75 Md\$	#1 mémoire, #2 fonderie
SK Hynix	Mémoire	35 Md\$	#2 DRAM, #4 NAND
Samsung Foundry	Fonderie	15 Md\$	#2 mondial (9% PDM)
DB HiTek	Fonderie spécialisée	1 Md\$	Analogique, power

5.3 Plan K-Chips

Élément	Description
Announce	2022, révisé 2023
Budget	450 Md\$ sur 20 ans (public + privé)
Dont investissement privé	420 Md\$ (Samsung 230 Md\$, SK Hynix 110 Md\$)
Dont soutien public	30 Md\$ (subventions, fiscalité, infrastructure)
Objectif	Maintenir leadership mémoire, rattraper TSMC en fonderie

Projets Majeurs

Projet	Entreprise	Investissement	Emplois	Échéance
Pyeongtaek Mega Cluster	Samsung	230 Md\$ (20 ans)	30 000	2042
Yongin Chip Cluster	SK Hynix	91 Md\$	10 000	2035
Fonderie 2nm	Samsung	30 Md\$	5 000	2027
HBM expansion	SK Hynix	15 Md\$	2 000	2028

5.4 Enseignements pour la France

Point	Enseignement
Concentration	2 champions = efficacité mais fragilité

Point	Enseignement
Intégration verticale	Samsung = design to packaging
Mémoire	Stratégie de niche (mémoire) devenue dominante
Soutien État	Fiscalité très avantageuse (25% crédit d'impôt)
Échelle	Investissements 20 ans à >20 Md\$/an
HBM	Innovation packaging = différenciation

6. Japon

6.1 Position et Renaissance

6.2 Champions Japonais

Entreprise	Activité	CA 2024	Position
Tokyo Electron	Équipements	18 Md\$	#3 mondial équip.
Renesas	IDM (auto, MCU)	12 Md\$	#3 mondial MCU
Sony Semiconductor	Capteurs image	10 Md\$	#1 mondial CIS
Kioxia	Mémoire NAND	9 Md\$	#4 mondial NAND
SCREEN	Équipements	4 Md\$	Nettoyage, coatings
Shin-Etsu	Matériaux	15 Md\$	#1 mondial wafers Si
SUMCO	Matériaux	3 Md\$	#2 mondial wafers Si
JSR	Matériaux	3 Md\$	Photoresists

6.3 Stratégie de Renaissance

Projet Rapidus

Élément	Description
Création	2022
Actionnariat	Toyota, Sony, NTT, Kioxia, Softbank, Denso, NEC, MUFG
Objectif	Production 2nm en 2027
Partenaire technologique	IBM (NANA sheet transistor)

Élément	Description
Localisation	Hokkaido (Chitose)
Investissement	7 Md\$ (phase 1)
Soutien gouvernemental	3,5 Md\$ (subvention 50%)

Autres Initiatives

Projet	Entreprise	Investissement	Objectif
TSMC Kumamoto	TSMC + Sony + Denso	8,6 Md\$	Fab 12-28nm (auto)
TSMC Kumamoto 2	TSMC	20 Md\$	Fab 6nm
Samsung Yokohama	Samsung	300 M\$	R&D packaging
Micron Hiroshima	Micron	3,6 Md\$	DRAM avancée

6.4 Atouts Matériaux et Équipements

Domaine	Part mondiale JP	Entreprises clés
Wafers silicium	55%	Shin-Etsu, SUMCO
Photoresists	90%	JSR, TOK, Shin-Etsu
Gaz électroniques	50%	Air Liquide JP, Taiyo Nippon
Coater/Developer	95%	Tokyo Electron
Nettoyage	60%	SCREEN
CMP slurry	50%	Fujimi, Cabot JP

6.5 Enseignements pour la France

Point	Enseignement
Matériaux	Position critique, même sans fab
Équipements	Excellence sur niches
Déclin évitable	Sous-investissement = perte de position
Renaissance	Possible avec volonté politique (Rapidus)
Partenariats	IBM, TSMC = accès technologie
Automobile	Marché captif = levier stratégique

7. Union Européenne

7.1 Position et Diagnostic

7.2 EU Chips Act

Élément	Description
Adoption	Septembre 2023
Budget mobilisé	43 Md€ (public + privé)
Dont fonds publics	11 Md€ (3,3 Md€ UE + 7,7 Md€ États membres)
Objectif	20% production mondiale en 2030

Trois Piliers

Pilier	Budget	Objectif
Chips for Europe Initiative	3,3 Md€	R&D, lignes pilotes, compétences
Sécurité d'approvisionnement	~35 Md€	Nouvelles fabs (IPCEI)
Monitoring et crise	—	Coordination, alertes

7.3 Principaux Acteurs Européens

Entreprise	Pays	CA 2024	Spécialité	Fab
ASML	Pays-Bas	28 Md€	Équipements litho	—
STMicroelectronics	FR/IT	17 Md€	IDM généraliste	Crolles, Catane
Infineon	Allemagne	16 Md€	Power, auto	Dresde, Villach
NXP	Pays-Bas	13 Md€	Auto, IoT	Nimègue, Eindhoven
Bosch	Allemagne	2 Md€	MEMS, auto	Reutlingen, Dresde
IMEC	Belgique	1 Md€	R&D	Leuven
Soitec	France	1 Md€	Substrats SOI	Bernin

7.4 Grands Projets Européens

Projet	Pays	Entreprise	Investissement	Nœud	Statut
Intel Magdeburg	Allemagne	Intel	30 Md€	18A (1.8nm)	Annoncé
TSMC Dresden	Allemagne	TSMC + Bosch + Infineon + NXP	10 Md€	12-28nm	Construction
GlobalFoundries Dresden	Allemagne	GF	1 Md€	Extension	En cours
STMicro Crolles	France	ST	7,5 Md€	Extension FD-SOI	En cours
Infineon Dresden	Allemagne	Infineon	5 Md€	Power	En cours
Wolfspeed Saarland	Allemagne	Wolfspeed	3 Md€	SiC	Annoncé
STMicro Catane	Italie	ST	5 Md€	SiC	En cours

7.5 Position de la France dans l'UE

Indicateur	France	Allemagne	Pays-Bas	Italie
Emplois semi	50 000	80 000	40 000	25 000
Fabs majeures	2	8	3	2
CA filière	12 Md€	25 Md€	30 Md€	5 Md€
R&D publique	CEA-Leti	Fraunhofer	IMEC*	CNR
Champions	ST, Soitec	Infineon, Bosch	ASML, NXP	ST (partiel)

*IMEC est belge mais collabore étroitement avec les Pays-Bas

7.6 Enseignements pour la France

Point	Enseignement
ASML	Un seul acteur clé = levier stratégique
Spécialisation	Auto, power, industriel = niches rentables
Fragmentation	Faiblesse EU = difficulté à coordonner
IMEC	Modèle de R&D collaborative
Intel	Capacité d'attraction des grands projets
Coordination	France doit peser dans EU Chips Act

8. Autres Acteurs

8.1 Singapour

Élément	Données
Position	Hub régional, 5% production mondiale
Forces	Stabilité, fiscalité, logistique
Acteurs	GlobalFoundries (45nm-12nm), Micron, Infineon
Emplois	~30 000
Stratégie	Spécialisation nœuds matures, packaging

8.2 Israël

Élément	Données
Position	Hub R&D et design
Forces	Innovation, talents, lien US
Acteurs	Intel (fab + R&D), Tower, nombreuses start-ups
Emplois	~20 000
Stratégie	R&D pour multinationales, fabless

8.3 Inde

Élément	Données
Position	Émergent (design fort, manufacturing faible)
Ambition	Devenir hub manufacturing
Projets	Tata (fab avec PSMC), Vedanta-Foxconn (abandonné)
Investissement prévu	10 Md\$ (programme gouvernemental)
Défis	Infrastructure, énergie, eau, compétences

8.4 Malaisie

Élément	Données
Position	Leader mondial packaging & test (13% mondial)
Forces	Coûts, main d'œuvre, expérience
Acteurs	Intel (packaging), Infineon, nombreux OSAT
Emplois	~80 000
Stratégie	Remonter chaîne de valeur (front-end)

9. Analyse Comparative

9.1 Comparaison des Stratégies Nationales

9.2 Comparaison des Moyens

Pays	Budget/an	Budget/PIB	Budget/habitant
USA	28 Md\$	0,10%	84 \$
Chine	30 Md\$	0,17%	21 \$
Taiwan	10 Md\$	1,30%	417 \$
Corée du Sud	22 Md\$	1,30%	430 \$
Japon	2,5 Md\$	0,06%	20 \$
UE	6 Md€	0,04%	13 €
France (ce plan)	9 Md€	0,30%	130 €

Analyse : L'effort français (0,30% PIB) est significatif, supérieur à la moyenne UE, comparable à la Corée et Taiwan en proportion.

9.3 Matrice Forces/Faiblesses Comparée

Critère	USA	Chine	Taiwan	Corée	Japon	UE	France
Capital / Financement	★★★★★	★★★★■	★★★■■	★★★★■	★★★■■	★★★■■	★★★■■
Technologie avancée	★★★★★	★★■■■	★★★★★	★★★★■	★★★■■	★★★■■	★★★■■
Manufacturing	★★■■■	★★★■■	★★★★★	★★★★■	★★■■■	★★■■■	★★■■■
Équipements	★★★★■	★★■■■	★■■■■	★★■■■	★★★★■	★★★★★	★★■■■
Matériaux	★★★■■	★★■■■	★★■■■	★★■■■	★★★★★	★★■■■	★★■■■
R&D	★★★★★	★★★■■	★★★★■	★★★★■	★★★★■	★★★★■	★★★★■
Compétences	★★★■■	★★★★■	★★★★★	★★★★■	★★★■■	★★★■■	★★★■■
Marché intérieur	★★★★★	★★★★★	★■■■■	★■■■■	★★★■■	★★★★■	★★■■■
Stabilité géopolitique	★★★★■	★★★■■	★★■■■	★★★■■	★★★★■	★★★★★	★★★★★

9.4 Positionnement Compétitif de la France

10. Enseignements pour la France

10.1 Synthèse des Bonnes Pratiques Internationales

Pays	Bonne pratique	Application France
USA	Subventions massives et rapides	Accélérer les décaissements ANS
USA	Lien DARPA/industrie	Renforcer lien DGA/industriels
Chine	Volonté politique à long terme	Loi de programmation 20 ans
Taiwan	Excellence opérationnelle fab	Former aux standards TSMC
Taiwan	Cluster intégré	Renforcer Grenoble-Alpes
Corée	Champions nationaux soutenus	Conforter STMicro, créer nouveaux
Corée	Intégration verticale	Développer chaîne complète
Japon	Leadership matériaux	Capitaliser sur Air Liquide, chimie
Japon	Partenariats technologiques	S'associer à leaders (Intel, TSMC)
UE/ASML	Focus sur un maillon critique	Viser leadership sur niches
Israël	Hub R&D pour multinationales	Attirer centres de design

10.2 Recommandations Stratégiques

10.3 Positionnement Cible France 2047

Indicateur	2026	2047 (cible)	Benchmark
Part marché mondiale	1,5%	6%	Corée 18%, Taiwan 8%
Emplois directs	50 000	200 000	Corée 180K, Taiwan 350K
Rang mondial IDM	#11 (STMicro)	Top 10	—
Leadership FD-SOI	#1	#1 (maintenu)	Pas de concurrent
Leadership substrats	#1 (Soitec)	#1 (maintenu)	Shin-Etsu (#2)
Équipementiers	0 majeur	2-3 majeurs	Japon : 5 majeurs
Fonderie avancée	0	1 fab 7nm	Taiwan : 5 fabs <7nm

Indicateur	2026	2047 (cible)	Benchmark
Autonomie critique	10%	70%	Corée ~60%, Japon ~40%

10.4 Facteurs Clés de Succès

Facteur	Importance	Action
Constance politique	Critique	Loi de programmation, consensus
Vitesse d'exécution	Élevée	Procédures accélérées, ANS agile
Compétences	Critique	Plan formation massif
Partenariats	Élevée	Intel, TSMC, ASML
Financement	Élevée	Respect des engagements
Coordination UE	Moyenne	Peser dans EU Chips Act
Marché garanti	Moyenne	Commande publique

Annexes

A.1 Données Économiques Comparées (2024-2025)

Pays	PIB	Population	PIB/hab	Dépense R&D/PIB
USA	27 000 Md\$	335 M	80 600 \$	3,5%
Chine	18 500 Md\$	1 410 M	13 100 \$	2,4%
Japon	4 200 Md\$	125 M	33 600 \$	3,3%
Allemagne	4 500 Md\$	84 M	53 600 \$	3,1%
Corée du Sud	1 700 Md\$	51 M	33 300 \$	4,8%
France	3 000 Md\$	68 M	44 100 \$	2,2%
Taïwan	800 Md\$	24 M	33 300 \$	3,6%
Pays-Bas	1 100 Md\$	18 M	61 100 \$	2,3%

A.2 Top 20 Entreprises Semiconducteurs (CA 2024)

Rang	Entreprise	Pays	CA (Md\$)	Activité
1	TSMC	Taïwan	90	Fonderie

Rang	Entreprise	Pays	CA (Md\$)	Activité
2	Samsung Semi	Corée	75	IDM
3	NVIDIA	USA	60	Fabless
4	Intel	USA	55	IDM
5	Qualcomm	USA	38	Fabless
6	SK Hynix	Corée	35	Mémoire
7	Broadcom	USA	35	Fabless
8	ASML	Pays-Bas	28	Équipements
9	Micron	USA	25	Mémoire
10	AMD	USA	23	Fabless
11	Texas Instruments	USA	18	IDM
12	Tokyo Electron	Japon	18	Équipements
13	MediaTek	Taiwan	17	Fabless
14	STMicroelectronics	FR/IT	17	IDM
15	Infineon	Allemagne	16	IDM
16	Applied Materials	USA	15	Équipements
17	Shin-Etsu	Japon	15	Matériaux
18	NXP	Pays-Bas	13	IDM
19	Lam Research	USA	13	Équipements
20	Renesas	Japon	12	IDM

A.3 Chronologie des Plans Nationaux

Année	Pays	Plan	Budget
2014	Chine	Big Fund I	21 Md\$
2015	Chine	Made in China 2025	—
2019	Chine	Big Fund II	29 Md\$
2021	Corée	K-Chips (annonce)	450 Md\$
2022	USA	CHIPS and Science Act	280 Md\$
2022	Japon	Rapidus + stratégie	25 Md\$
2023	UE	EU Chips Act	43 Md€
2024	Chine	Big Fund III	48 Md\$
2027	France	Plan Souveraineté IT	180 Md€

A.4 Glossaire International

Terme	Signification
IDM	Integrated Device Manufacturer (conception + fabrication)
Fabless	Conception sans fabrication propre
Foundry	Fabrication pour compte de tiers (TSMC)
OSAT	Outsourced Semiconductor Assembly and Test
EDA	Electronic Design Automation (outils conception)
IP	Intellectual Property (blocs réutilisables)
Chaebol	Conglomérat familial coréen (Samsung, SK)
Keiretsu	Groupe industriel japonais

Document de référence — Version 0.1

Projet GenToGen2027 / TOGAFrance

SVT_IT_ANX_J

Indicateurs et Tableau de Bord

SVT/TANX_J — Indicateurs et Tableau de Bord

Plan de Souveraineté IT 2027-2047

Document de référence : SVT/T00, SVT/TANX_00, tous les documents du corpus

Classification : Public

Auteur : Jeff / Jagrat

Date : Janvier 2026

Version : 0.1

Sommaire

1. Cadre de Pilotage
 2. Indicateurs Stratégiques (KSI)
 3. Indicateurs Opérationnels (KPI)
 4. Tableaux de Bord
 5. Système de Reporting
 6. Mécanismes d'Alerte
 7. Évaluation et Revue
 8. Outils et Systèmes d'Information
-

1. Cadre de Pilotage

1.1 Principes de Pilotage

1.2 Architecture du Pilotage

1.3 Objectifs Stratégiques et Indicateurs Associés

Objectif Stratégique	Code	Indicateurs Clés (KSI)
OS1 : Capacité de production souveraine	KSI-1, KSI-2	Capacité wafers, part marché
OS2 : Maîtrise technologique	KSI-3	Nœud technologique maîtrisé
OS3 : Écosystème industriel complet	KSI-4	Couverture chaîne de valeur
OS4 : Capital humain	KSI-5	Emplois et compétences
OS5 : Équilibre territorial	KSI-6	Répartition géographique
OS6 : Performance économique	KSI-7	CA, exportations, balance
OS7 : Souveraineté effective	KSI-8	Autonomie approvisionnement

2. Indicateurs Stratégiques (KSI)

2.1 Vue d'Ensemble des 8 KSI

2.2 Fiches Détailées des KSI

KSI-1 : Capacité de Production

Élément	Description
Définition	Capacité installée totale de production de semiconducteurs en France, exprimée en wafers 300mm équivalent par mois
Formule	Σ (Capacité nominale de chaque fab × coefficient d'équivalence 300mm)

Élément	Description
Source des données	Déclarations des industriels à l'ANS, vérification audit
Fréquence de mesure	Annuelle (décembre)
Responsable	Direction Industrie ANS

Année	Cible	Seuil d'alerte	Source principale
2026 (baseline)	15 000	—	STMicro Crolles
2030	35 000	<25 000	+ Extension STMicro
2035	80 000	<60 000	+ Fab France 14nm
2040	120 000	<90 000	+ Fab mémoires
2047	150 000	<120 000	+ Extensions

KSI-2 : Part de Marché Mondiale

Élément	Description
Définition	Part de la production française dans la production mondiale de semiconducteurs (en valeur)
Formule	CA production France / CA production mondiale × 100
Source des données	WSTS (World Semiconductor Trade Statistics), déclarations industriels
Fréquence de mesure	Annuelle
Responsable	Direction Études ANS

Année	Cible	Seuil d'alerte
2026	1,5%	—
2030	2,5%	<2%
2035	4%	<3%
2040	5%	<4%
2047	6%	<5%

KSI-3 : Nœud Technologique Maîtrisé

Élément	Description
Définition	Nœud technologique le plus avancé en production volume (>10 000 wafers/mois) en France
Formule	Min (nœud en nm) parmi les fabs produisant en volume
Source des données	Déclarations industriels, qualification process

Élément	Description
Fréquence de mesure	Annuelle
Responsable	Direction R&D ANS

Année	Cible	Technologie	Fab
2026	18nm	FDSOI	STMicro Crolles
2030	12nm	FDSOI	STMicro Crolles
2035	14nm	FinFET	Fab France
2040	10nm	FDSOI	STMicro Crolles
2047	7nm	FinFET/GAA	Consortium EU

KSI-4 : Couverture Chaîne de Valeur

Élément	Description
Définition	Pourcentage des maillons de la chaîne de valeur semiconducteurs couverts par au moins un acteur français significatif
Formule	Nombre de maillons couverts / 20 maillons totaux × 100
Maillons évalués	Voir liste ci-dessous
Source des données	Cartographie ANS
Fréquence de mesure	Annuelle

Liste des 20 maillons évalués :

#	Maillon	Couvert 2026	Cible 2035	Cible 2047
1	Conception SoC	Partiel	✓	✓
2	IP	Partiel	✓	✓
3	EDA	✗	Partiel	✓
4	Substrats silicium	✓	✓	✓
5	Substrats SOI	✓	✓	✓
6	Substrats SiC/GaN	✓	✓	✓
7	Fab logique mature (>28nm)	✓	✓	✓
8	Fab logique avancée (<28nm)	Partiel	✓	✓
9	Fab mémoires	✗	✗	✓
10	Équipements litho	✗	Partiel	✓
11	Équipements gravure	✗	Partiel	✓
12	Équipements dépôt	✗	Partiel	✓

#	Maillon	Couvert 2026	Cible 2035	Cible 2047
13	Équipements métrologie	Partiel	✓	✓
14	Équipements test	✗	Partiel	✓
15	Gaz électroniques	✓	✓	✓
16	Chimie électronique	Partiel	✓	✓
17	Packaging standard	✓	✓	✓
18	Packaging avancé	✗	✓	✓
19	Test final	Partiel	✓	✓
20	Distribution	✓	✓	✓

Score : 2026 : 8/20 = 40% | 2035 : 13/20 = 65% | 2047 : 16/20 = 80%

KSI-5 : Emplois Directs

Élément	Description
Définition	Nombre total d'emplois directs (CDI équivalent temps plein) dans la filière semiconducteurs en France
Périmètre	Conception, fabrication, équipements, matériaux, packaging, test, R&D, support
Source des données	INSEE, ACOSS, enquêtes ANS
Fréquence de mesure	Annuelle
Responsable	Direction Formation-Emploi ANS

Année	Cible	Seuil d'alerte	Croissance
2026	50 000	—	—
2030	75 000	<65 000	+6 250/an
2035	120 000	<100 000	+9 000/an
2040	160 000	<140 000	+8 000/an
2047	200 000	<180 000	+5 700/an

KSI-6 : Équilibre Territorial

Élément	Description
Définition	Pourcentage des emplois de la filière situés hors de la région dominante (Auvergne-Rhône-Alpes)
Formule	(Emplois totaux - Emplois AURA) / Emplois totaux × 100
Source des données	INSEE, enquêtes ANS
Fréquence de mesure	Annuelle

Élément	Description		
Responsable	Direction Territoires ANS		
Année	Cible	Emplois AURA	Emplois autres

Année	Cible	Emplois AURA	Emplois autres
2026	44%	28 000	22 000
2030	47%	40 000	35 000
2035	50%	60 000	60 000
2040	55%	72 000	88 000
2047	58%	84 000	116 000

KSI-7 : Chiffre d'Affaires Filière

Élément	Description
Définition	Chiffre d'affaires total de la filière semiconducteurs en France
Périmètre	Toutes activités de la chaîne de valeur (hors distribution pure)
Source des données	INSEE, Banque de France, enquêtes ANS
Fréquence de mesure	Annuelle
Responsable	Direction Études ANS

Année	Cible	Seuil d'alerte	Croissance
2026	25 Md€	—	—
2030	40 Md€	<32 Md€	+12%/an
2035	70 Md€	<55 Md€	+12%/an
2040	100 Md€	<80 Md€	+7%/an
2047	130 Md€	<110 Md€	+4%/an

KSI-8 : Autonomie d'Approvisionnement

Élément	Description
Définition	Pourcentage des besoins en semiconducteurs critiques (défense, santé, infrastructures) couverts par une production française ou européenne
Formule	Volume besoins critiques couverts FR/EU / Volume besoins critiques totaux × 100
Source des données	DGA, ministères, enquêtes industriels
Fréquence de mesure	Annuelle
Responsable	Direction Sécurité ANS

Année	Cible	Seuil critique
2026	10%	—
2030	25%	<15%
2035	40%	<30%
2040	55%	<45%
2047	70%	<60%

3. Indicateurs Opérationnels (KPI)

3.1 Vue d'Ensemble par Domaine

Domaine	Nombre de KPI	Fréquence	Responsable
Production industrielle	8	Trimestriel	Dir. Industrie ANS
R&D et technologie	7	Trimestriel	Dir. R&D ANS
Formation et emploi	8	Trimestriel	Dir. Formation ANS
Financement	7	Trimestriel	Dir. Finances ANS
Territoires	5	Semestriel	Dir. Territoires ANS
International	5	Semestriel	Dir. International ANS
TOTAL	40 KPI		

3.2 KPI Production Industrielle

Code	Indicateur	Unité	2026	2035	2047
KPI-IND-01	Production wafers/mois	K wafers	15	80	150
KPI-IND-02	Taux d'utilisation capacités	%	85%	90%	90%
KPI-IND-03	Rendement moyen fabs	%	88%	92%	95%
KPI-IND-04	Nombre de fabs >10K w/m	Unités	1	3	5
KPI-IND-05	Nombre d'équipementiers français	Unités	5	25	40
KPI-IND-06	CA équipementiers français	M€	200	3 000	8 000

Code	Indicateur	Unité	2026	2035	2047
KPI-IND-07	Nombre de fabless français	Unités	15	50	80
KPI-IND-08	CA fabless français	M€	500	4 000	12 000

3.3 KPI R&D et Technologie

Code	Indicateur	Unité	2026	2035	2047
KPI-RD-01	Dépenses R&D filière	M€/an	1 500	3 500	5 000
KPI-RD-02	Brevets déposés/an	Unités	800	2 500	4 000
KPI-RD-03	Publications rang A	Unités/an	500	1 200	2 000
KPI-RD-04	TRL moyen projets ANS	Score 1-9	4,5	6,0	7,0
KPI-RD-05	Programmes R&D actifs	Unités	3	10	10
KPI-RD-06	Spin-offs créées	Unités/an	5	15	15
KPI-RD-07	Licences technologiques	Unités/an	20	80	120

3.4 KPI Formation et Emploi

Code	Indicateur	Unité	2026	2035	2047
KPI-FE-01	Diplômés semi/an	Personnes	2 000	8 000	12 000
KPI-FE-02	Personnes formées (reconversion)	Pers./an	500	5 000	3 000
KPI-FE-03	Alternants dans la filière	Personnes	1 500	8 000	15 000
KPI-FE-04	Taux de postes vacants	%	15%	8%	5%
KPI-FE-05	Salaire médian ingénieur	K€/an	48	60	70
KPI-FE-06	Talents internationaux recrutés	Pers./an	300	2 000	3 500
KPI-FE-07	Campus semi actifs	Unités	1	5	5
KPI-FE-08	Certifications délivrées	Unités/an	500	5 000	10 000

3.5 KPI Financement

Code	Indicateur	Unité	2026	2035	2047
KPI-FIN-01	Investissements annuels	Md€	3	12	6
KPI-FIN-02	Aides publiques versées	Md€/an	0,5	3	1,5
KPI-FIN-03	Effet de levier	Ratio	2,5	3,5	4,0
KPI-FIN-04	Levées de fonds start-ups	M€/an	200	1 500	2 500
KPI-FIN-05	Investissements FSS	M€/an	0	500	400
KPI-FIN-06	Crédits UE captés	M€/an	300	2 000	1 500
KPI-FIN-07	Taux consommation crédits	%	—	90%	95%

3.6 KPI Territoires

Code	Indicateur	Unité	2026	2035	2047
KPI-TER-01	Pôles actifs	Unités	4	7	7
KPI-TER-02	Emplois Nord-France	Personnes	500	10 000	25 000
KPI-TER-03	Emplois Toulouse	Personnes	6 000	18 000	30 000
KPI-TER-04	Surface salles blanches	m²	15 000	60 000	100 000
KPI-TER-05	Investissements régions	M€/an	200	800	500

3.7 KPI International

Code	Indicateur	Unité	2026	2035	2047
KPI-INT-01	Exportations semi France	Md€	8	30	60
KPI-INT-02	Balance commerciale semi	Md€	-10	-5	+15
KPI-INT-03	IDE entrants	M€/an	500	3 000	2 000
KPI-INT-04	Partenariats internationaux	Unités	10	40	60
KPI-INT-05	Présence dans consortiums EU	Unités	5	15	20

4. Tableaux de Bord

4.1 Tableau de Bord Stratégique (Niveau Ministre)

4.2 Tableau de Bord Opérationnel (Niveau Directeur ANS)

4.3 Tableau de Bord Projet (Niveau Chef de Projet)

4.4 Tableau de Bord Territorial (Niveau Région)

5. Système de Reporting

5.1 Architecture du Reporting

5.2 Rapport Annuel au Parlement

Structure du Rapport

Chapitre	Contenu
1. Synthèse exécutive	5 pages max, faits marquants, KSI
2. Avancement stratégique	Progrès sur chaque objectif stratégique
3. Grands projets	État d'avancement des projets majeurs
4. Performance financière	Budget consommé, effet de levier, ROI
5. Emploi et formation	Créations d'emplois, formations
6. Territoires	Répartition géographique, impact local
7. International	Positionnement, coopérations

Chapitre	Contenu
8. Risques et difficultés	Risques identifiés, mesures
9. Perspectives	Année à venir, ajustements
Annexes	Données détaillées, méthodologie

Calendrier de Production

Étape	Date	Responsable
Collecte des données	15 janvier	Directions ANS
Consolidation	31 janvier	Dir. Études ANS
Rédaction	15 février	DG ANS
Validation interne	28 février	CA ANS
Transmission tutelles	10 mars	DG ANS
Validation ministérielle	25 mars	Cabinet
Dépôt Parlement	1er avril	Ministre
Audition commission	Avril-Mai	DG ANS, Ministre

5.3 Reporting Projet (Modèle)

Section	Contenu
En-tête	Nom projet, période, chef de projet, statut global
Avancement	% avancement, jalons atteints, jalons à venir
Planning	Gantt simplifié, écarts, chemin critique
Budget	Engagé, consommé, reste à faire, écarts
Ressources	Effectifs, sous-traitance, équipements
Indicateurs techniques	KPI spécifiques au projet
Risques	Top 5 risques, évolution, mitigations
Points d'attention	Décisions à prendre, escalades
Actions	Liste des actions, responsables, échéances

6. Mécanismes d'Alerte

6.1 Niveaux d'Alerte

6.2 Seuils d'Alerte par KSI

KSI	Cible 2035	Seuil ■	Seuil ■	Seuil ■
KSI-1 Capacité	80K	<72K	<64K	<56K
KSI-2 Part marché	4%	<3,6%	<3,2%	<2,8%
KSI-3 Nœud techno	14nm	18nm	22nm	>22nm
KSI-4 Couverture	65%	<58%	<52%	<45%
KSI-5 Emplois	120K	<108K	<96K	<84K
KSI-6 Équilibre	50%	<45%	<40%	<35%
KSI-7 CA filière	70 Md€	<63 Md€	<56 Md€	<49 Md€
KSI-8 Autonomie	40%	<36%	<32%	<28%

6.3 Procédure d'Escalade

6.4 Alertes Spécifiques

Alertes Sécurité d'Approvisionnement

Situation	Niveau	Action
Tension sur composant critique	■	Monitoring renforcé, recherche alternatives
Rupture fournisseur unique	■	Activation stocks stratégiques, second source
Embargo ou sanction	■	Cellule de crise interministérielle

Alertes Compétences

Situation	Niveau	Action
Taux de vacance > 10%	■	Campagne recrutement, révision salaires
Taux de vacance > 15%	■	Plan de formation accéléré, recrutement international
Départs massifs (>5% effectif)	■	Diagnostic social, mesures d'urgence

7. Évaluation et Revue

7.1 Cycle d'Évaluation

7.2 Méthode d'Évaluation

Dimension	Questions évaluatives	Méthodes
Pertinence	Les objectifs restent-ils pertinents ?	Analyse contexte, benchmark
Cohérence	Les actions sont-elles cohérentes entre elles ?	Revue logique d'intervention
Efficacité	Les objectifs sont-ils atteints ?	Mesure des KSI/KPI
Efficience	Les ressources sont-elles bien utilisées ?	Analyse coût-efficacité
Impact	Quels effets sur la souveraineté ?	Études d'impact, contrefactuel
Durabilité	Les résultats sont-ils pérennes ?	Analyse de viabilité

7.3 Clause de Revoyure

À l'issue de chaque évaluation majeure (2037, 2047), le Gouvernement présente au Parlement un rapport assorti de propositions d'ajustement du plan, incluant le cas échéant une révision des objectifs, des moyens ou du calendrier.

8. Outils et Systèmes d'Information

8.1 Architecture SI du Pilotage

8.2 Outils Déployés

Outil	Usage	Utilisateurs
Power BI / Tableau	Tableaux de bord, visualisation	Direction, managers
SI Aides (à développer)	Gestion des dossiers d'aide	Instructeurs ANS
MS Project / Primavera	Gestion de projets	Chefs de projet
Plateforme collaborative	Partage documents, communication	Tous

Outil	Usage	Utilisateurs
Portail Open Data	Publication données publiques	Public

8.3 Collecte des Données

Source	Données	Fréquence	Mode
Industriels	Production, emplois, investissements	Trimestriel	Déclaration sécurisée
INSEE	Emploi, démographie entreprises	Annuel	Extraction automatique
BPI France	Financements, garanties	Mensuel	Flux automatique
Régions	Investissements CPER	Semestriel	Reporting
Projets	Avancement, budget	Mensuel	Saisie directe

8.4 Sécurité et Confidentialité

Mesure	Description
Classification	Données sensibles : Diffusion Restreinte
Habilitations	Accès par rôle, authentification forte
Hébergement	Cloud souverain (SecNumCloud)
Audit	Traçabilité des accès, audit annuel
RGPD	Conformité données personnelles

Annexes

A.1 Dictionnaire des Indicateurs

Code	Nom	Définition	Unité	Source	Fréquence
KSI-1	Capacité production	Capacité installée wafers 300mm éq./mois	K wafers	Industriels	Annuel
KSI-2	Part marché	CA FR / CA mondial	%	WSTS	Annuel
KSI-3	Nœud techno	Nœud le plus avancé en volume	nm	Industriels	Annuel

Code	Nom	Définition	Unité	Source	Fréquence
KSI-4	Couverture	Maillons couverts / 20	%	ANS	Annuel
KSI-5	Emplois	ETP directs filière	Personnes	INSEE	Annuel
KSI-6	Équilibre	Emplois hors AURA / total	%	INSEE	Annuel
KSI-7	CA filière	Chiffre d'affaires total	Md€	INSEE	Annuel
KSI-8	Autonomie	Besoins critiques couverts FR/EU	%	DGA/ANS	Annuel

A.2 Trajectoires Cibles Détailées

Année	KSI-1	KSI-2	KSI-3	KSI-4	KSI-5	KSI-6	KSI-7	KSI-8
2026	15K	1,5%	18nm	40%	50K	44%	25	10%
2027	16K	1,6%	18nm	42%	53K	44%	28	12%
2028	18K	1,7%	18nm	44%	57K	45%	32	15%
2029	22K	1,9%	18nm	47%	62K	45%	36	18%
2030	28K	2,2%	12nm	50%	68K	46%	42	22%
2031	35K	2,5%	12nm	52%	75K	47%	48	26%
2032	45K	2,8%	12nm	55%	85K	48%	55	30%
2033	55K	3,2%	14nm	58%	95K	49%	60	33%
2034	65K	3,5%	14nm	60%	105K	49%	65	36%
2035	80K	4,0%	14nm	65%	120K	50%	70	40%
2036	90K	4,3%	14nm	67%	130K	51%	78	45%
2037	100K	4,5%	10nm	70%	140K	53%	85	50%
2038	108K	4,7%	10nm	72%	148K	54%	90	53%
2039	115K	4,9%	10nm	73%	155K	55%	95	56%
2040	120K	5,0%	10nm	75%	160K	55%	100	58%
2041	125K	5,2%	7nm	76%	168K	56%	105	60%
2042	130K	5,4%	7nm	77%	175K	56%	110	62%
2043	135K	5,5%	7nm	78%	182K	57%	115	64%
2044	140K	5,6%	7nm	78%	188K	57%	120	66%
2045	143K	5,7%	7nm	79%	193K	58%	124	67%
2046	147K	5,8%	7nm	79%	197K	58%	127	68%
2047	150K	6,0%	7nm	80%	200K	58%	130	70%

A.3 Modèle de Fiche Indicateur

Document de référence — Version 0.1

Projet GenToGen2027 / TOGAFrance