## Sesión 4 - Problemas

Problema 1 – Sesión 4. Planificar instrucciones

	IF	ID/ISS	Ex	ROB	WB
addi r3, r1, #800	1	2	3	4	5
addi r1, r1, #8	1	2	3	4	5
addi r2, r2, #8	2	3	4	5	6
ld f0, coef	2	3	4-5 *1	6	7
loop: ld f2, #-8 (r1)	3	4 *2	5-6	7	8
ld f4, 0(r1)	3	4-5 *3	6-7	8	9
muld f8, f2, f0	4	5-7	8-11	12	13
add f4, f8, f4	4	5-12 *4	13-14	15	16
sd 0(r2), f4	5	6-15	16-17	18	19
addi r1, r1, #8	5	6	7	8	19
addi r2, r2, #8	6	7	8	9	20
slt r4, r1, r3	6	7-8	9	10	20 *5
bnez r4, loop	7	8-10	11	12	21

<sup>\*1 - &#</sup>x27;load' tarda 2 tiempos

Problema 1 (2) Sesion 4 – Hacer el mismo, pero esta vez con adelantamiento

	IF	ID/ISS	Ex	ROB	WB
addi r3, r1, #800	1	2	3	4	5
addi r1, r1, #8	1	2	3	4 *	5
addi r2, r2, #8	2	3	4	5	6
ld f0, coef	2	3	4-5	6	7
loop: ld f2, #-8 (r1)	3	4	5-6	7	8
ld f4, 0(r1)	3	4-5	6-7	8	9
muld f8, f2, f0	4	5-6	7-10	11	12
add f4, f8, f4	4	5-10	11-12	13	14
sd 0(r2), f4	5	6-12	13-14	15	16
addi r1, r1, #8	5	6	7	8	16
addi r2, r2, #8	6	7	8	9	17
slt r4, r1, r3	6	7	8	9	17
bnez r4, loop	7	8	9	10	18

<sup>\*</sup>adelanta ld1

<sup>\*2 -</sup> Cuando r1 ha actualizado su valor en el ROB de la instr.2, ya se puede coger para ID

<sup>\*3 –</sup> No podemos pisar a ejecución pk había 2 instr. En ejecución en el mismo ciclo.

<sup>\*4 –</sup> Hay + de 2, pk en la decodificación no importa tanto. Además decodif. Envía (dentro son como 2 partes)

<sup>\*5 –</sup> Al escribirlo en 20, no afectará a la instru. sd.

Problema 1 (3) Sesion 4 – Hacer el mismo, pero con ventana de instrucciones de 2 entradas y alineado (hasta que no se vacíe, no se puede)

	IF	ID/ISS	Ex	ROB	WB
addi r3, r1, #800	1	2	3	4	5
addi r1, r1, #8	1	2	3	4	5
addi r2, r2, #8	2	3	4	5	6
ld f0, coef	2	3	4-5	6	7
loop: ld f2, #-8 (r1)	3	4	5-6	7	8
ld f4, 0(r1)	3	4-5	6-7	8	9
muld f8, f2, f0	5	6	7-10	11	12
add f4, f8, f4	5	6-10	11-12	13	14
sd 0(r2), f4	10	11-12	13-14	15	16
addi r1, r1, #8	10	11	12	13	16
addi r2, r2, #8	12	13	14	15	17
slt r4, r1, r3	12	13	14	15	17
bnez r4, loop	13	14	15	16	18