## 数据存储器设计实验

(练习实验三)

设计一个数据存储器,其存储单元为8位二进制数长度,由时钟边沿触发写。

```
1、项目名: RAM
2、代码文件内容,如下:
module RAM(
    input clk,
     input [31:0] address,
     input [31:0] writeData, // [31:24], [23:16], [15:8], [7:0]
     input nRD,
                            // 为 0, 正常读; 为 1, 输出高组态
                            // 为 0, 写; 为 1, 无操作
    input nWR,
    output [31:0] Dataout
    );
    reg [7:0] ram [0:60]; //存储器
    // 读
    assign Dataout[7:0] = (nRD==0)?ram[address + 3]:8'bz; // z 为高阻态
    assign Dataout[15:8] = (nRD==0)?ram[address + 2]:8'bz;
    assign Dataout[23:16] = (nRD==0)?ram[address + 1]:8'bz;
    assign Dataout[31:24] = (nRD==0)?ram[address]:8'bz;
    // 写
    always@( negedge clk ) begin
        if (nWR==0) begin
            ram[address] <= writeData[31:24];</pre>
            ram[address+1] <= writeData[23:16];</pre>
            ram[address+2] <= writeData[15:8];</pre>
            ram[address+3] <= writeData[7:0];</pre>
        end
    end
endmodule
3、测试文件内容,如下:
module RAM_sim;
 // input
   reg clk;
   reg [31:0] address;
   reg [31:0] writeData;
```

```
reg nRD;
 reg nWR;
// output
 wire [31:0] Dataout;
 RAM uut(
   .clk(clk),
   .address(address),
   .writeData(writeData),
   . nRD(nRD),
   . nWR (nWR),
   . Dataout (Dataout)
  );
  always #15 clk = !clk;
  initial begin
     c1k = 0;
     address = 0;
     writeData = 0;
     nRD = 1; // 为 0, 正常读; 为 1, 输出高组态
     nWR = 1; // 为 0, 写; 为 1, 无操作
     #30; // 30 纳秒后, clk 下降沿写
       address = 8;
       writeData = 8;
       nRD = 1; // 为 0, 正常读; 为 1, 输出高组态
       nWR = 0; // 为 0, 写; 为 1, 无操作
    #30; // 60 纳秒后, clk 下降沿写
       address = 12;
       writeData = 12;
       nRD = 1; // 为 0, 正常读; 为 1, 输出高组态
       nWR = 0; // 为 0, 写; 为 1, 无操作
     #30; // 90 纳秒开始读
       address = 8;
       nRD = 0; // 为 0, 正常读; 为 1, 输出高组态
       nWR = 1; // 为 0, 写; 为 1, 无操作
     #30; // 120 纳秒开始读
       address = 12;
       nRD = 0; // 为 0, 正常读; 为 1, 输出高组态
       nWR = 1; // 为 0, 写; 为 1, 无操作
```

#30 \$stop; // 150 纳秒 停

end endmodule

## 4、相关波形

