

UNIVERSIDADE FEDERAL DE PERNAMBUCO

CENTRO DE TECNOLOGIA E GEOCIÊNCIAS DEPARTAMENTO DE ELETRÔNICA E SISTEMAS PROGRAMA DE PÓS-GRADUAÇÃO EM ENGENHARIA ELÉTRICA

DOCENTE RESPONSÁVEL: DR. MARCO AURÉLIO BENEDETTI RODRIGUES DOCENTE ESTAGIÁRIO: MSC. MALKI-ÇEDHEQ B. C. SILVA

Informações da Disciplina

Curso: ENGENHARIA ELETRÔNICA - CTG

Disciplina: ELETRÔNICA DIGITAL 1A

Código: ES441, Turma: EB, Semestre: 2022.1

LISTA DE EXERCÍCIOS AHDL, VHDL e Verilog HDL

Atenção: Não utilizar *softwares* para solução desta lista, deve-se resolver com papel e caneta e anexar a foto indicando a questão a que se refere.

ALUNO(A):			
· / -			

1. Analise a descrição de *hardware* apresentada na Figura 1, e esboce o diagrama de temporização, ao menos os dez primeiros ciclos de clock, para as portas (entradas e saídas) do circuito lógico modelado em AHDL. Considere o clock de entrada de 50MHz. Adicione no gráfico o rótulo, correto, de tempo para cada borda de subida e descida do clock.

Figura 1. Código em AHDL

```
SUBDESIGN q1_fsm_moore_ahdl
 123456789
    ⊟(
         clk_in :
         saida
                 : OUTPUT;
     VARIABLE
         fsm: MACHINE WITH STATES (s0,s1,s2);
     BEGIN
         fsm.clk = clk_in;
10
         TABLE
11
                      fsm, saida;
            fsm =>
12
            s0
                      s1
                 =>
                           GND;
13
                      s2
            s1
                 =>
                           GND;
14
            s2
                 =>
                      s0
                           VCC:
15
         END TABLE;
16
     END;
```

2. Analise a descrição de *hardware* apresentada na Figura 2, e esboce o diagrama de temporização, ao menos os dez primeiros ciclos de clock, para as portas (entradas e saídas) do circuito lógico modelado em VHDL. Considere o clock de entrada de 50MHz. Adicione no gráfico o rótulo, correto, de tempo para cada borda de subida e descida do clock.

```
LIBRARY ieee;
     USE ieee.std_logic_1164.ALL;
 2
 3
     USE ieee.numeric_std.ALL;
 4
    □ENTITY q2_fsm_moore_vhdl is
 5
    □PORT( clk_in : IN STD_LOGIC;
 6
            saida
                   : OUT STD_LOGIC);
 7
     END q2_fsm_moore_vhdl;
 8
    □ARCHITECTURE bhv OF q2_fsm_moore_vhdl IS
 9
         TYPE estados IS (s0, s1, s2);
10
         SIGNAL estado_atual: estados;
11
         SIGNAL proximo_estado: estados;
12
    ⊟BEGIN
13
         L1: PROCESS(clk_in)
    14
         BEGIN
15
            IF rising_edge(clk_in) THEN
    16
               estado_atual <= proximo_estado;
17
            END IF;
18
         END PROCESS L1;
19
         L2: PROCESS (estado_atual)
    20
         BEGIN
21
            CASE estado_atual IS
    22
               WHEN s0 => proximo_estado <= s1;</pre>
23
               WHEN s1 => proximo_estado <= s2;</pre>
24
               WHEN s2 => proximo_estado <= s0;
25
               WHEN OTHERS => proximo_estado <= s0;
26
            END CASE;
27
         END PROCESS L2;
        L3: PROCESS (clk_in, estado_atual)
28
    29
         BEGIN
30
    IF rising_edge(clk_in) THEN
31
               CASE estado_atual IS
    32
                  WHEN s0 => saida <= '0';
WHEN s1 => saida <= '1';
33
34
                  WHEN s2 => saida <= '0':
35
               END CASE;
36
            END IF;
37
         END PROCESS L3;
38
     END bhv;
```

3. Analise a descrição de *hardware* apresentada na Figura 3, e esboce o diagrama de temporização, ao menos os dez primeiros ciclos de clock, para as portas (entradas e saídas) do circuito lógico modelado em Verilog HDL. Considere o clock de entrada de 50MHz. Adicione no gráfico o rótulo, correto, de tempo para cada borda de subida e descida do clock.

```
□module q3_fsm_moore_verilog (
2
3
4
5
6
7
8
9
        output reg saida,
        input clk_in);
        localparam s0 = 2'b00;
        localparam s1 = 2'b01;
        localparam s2 = 2'b11;
        reg [1:0] estado_atual, prox_estado;
        always @ (posedge clk_in)
        begin : L1
    estado_atual <= prox_estado;
11
        end
12
         always @ (estado_atual)
13
        begin : L2
    14
            case (estado_atual)
    15
               s0: prox_estado = s1;
16
               s1: prox_estado = s2;
17
               s2: prox_estado = s0;
18
               default: prox_estado = s0;
19
            endcase
20
         end
21
         always @ (posedge clk_in)
22
23
24
25
        begin : L3
    case (estado_atual)
    s0: saida <= 1'b0;
               s1: saida <= 1'b1;
26
               s2: saida <= 1'b0;
27
            endcase
28
         end
29
     endmodule
30
```

4. Analise o circuito lógico modelado em AHDL apresentado na Figura 4, e esboce o circuito RTL (*Register Transfer Level*) equivalente, ou seja, o circuito lógico a nível de registradores, multiplexadores, comparadores, operadores aritméticos e portas lógicas. Explique o circuito digital modelado, sua construção, modo de operação e função.

Figura 4. Código em AHDL

```
CONSTANT NumPulsos = 4;
      CONSTANT Overflow_f = NumPulsos-1;
 23456789
      CONSTANT n_bits_f= LOG2(overflow_f);
    □SUBDESIGN q4_divisor_clock_ahdl(
         clk_in
                   : INPUT;
         clk_out
                    : OUTPUT;
      VARIABLE
         cnt[n_bits_f..0] : DFF;
10
         toggle
                        : TFF;
11
      BEGIN
12
         cnt[].clk
                       = clk_in;
13
         toggle.clk
                       = clk_in;
         IF cnt[] < Overflow_f THEN
  cnt[].d = cnt[]+1;</pre>
14
    15
16
         ELSE
    17
             cnt[].d = 0;
toggle.t = VCC;
18
19
         END IF;
20
         clk_out = toggle;
21
      END;
```

5. Analise o circuito lógico modelado em VHDL apresentado na Figura 5, e esboce o circuito RTL (*Register Transfer Level*) equivalente, ou seja, o circuito lógico a nível de registradores, multiplexadores, comparadores, operadores aritméticos e portas lógicas. Explique o circuito digital modelado, sua construção, modo de operação e função.

Figura 5. Código em VHDL

```
LIBRARY IEEE;
2
3
4
5
6
7
8
9
10
      USE IEEE std_logic_1164 ALL;
    □ENTITY q5_divisor_clock_vhdl IS
         PORT (clk_in : IN std_logic;
                clk_out: OUT std_logic);
      END q5_divisor_clock_vhdl;
    □ARCHITECTURE bhv OF q5_divisor_clock_vhdl IS
         CONSTANT NumPulsos_c : integer := 4;
         CONSTANT Overflow_c : integer := NumPulsos_c-1;
SIGNAL Toggle_s : std_logic := '0';
11
12
    ⊟BEGIN
13
         PROCESS(clk_in)
    14
15
             VARIABLE Cnt_v : integer RANGE 0 TO Overflow_c;
         BEGIN
16
17
18
             IF rising_edge(clk_in) THEN
    IF Cnt_v < Overflow_c THEN</pre>
    Cnt_v := Cnt_v + 1;
19
20
21
22
23
24
25
                    Toggle_s <= Toggle_s;
    ELSE
                    Cnt_v := 0;
                    Toggle_s <= not Toggle_s;
                END IF:
             END IF;
         END PROCESS;
26
         clk_out <= Toggle_s;
     LEND bhv;
```


6. Analise o circuito lógico modelado em Verilog HDL apresentado na Figura 6, e esboce o circuito RTL (*Register Transfer Level*) equivalente, ou seja, o circuito lógico a nível de registradores, multiplexadores, comparadores, operadores aritméticos e portas lógicas. Explique o circuito digital modelado, sua construção, modo de operação e função.

Figura 6. Código em Verilog HDL

```
□module q6_divisor_clock_verilog(
 1
2
3
4
5
6
7
8
9
10
         input clk_in,
         output reg clk_out = 0 );
         localparam NumPulsos = 4;
         localparam Overflow = NumPulsos-1;
         reg [$clog2(Overflow)-1:0] cnt;
         always @(posedge clk_in)
         begin
    if (cnt < Overflow) begin</pre>
11
    12
                cnt <= cnt + 1'b1;
13
                clk_out <= clk_out;
14
            end
15
            else begin
    16
                cnt \leftarrow 0;
17
                clk_out <= ~clk_out;
18
            end
19
         end
20
     endmodule
21
```


7. Analise o circuito RTL, em destaque na Figura 7, e modele-o através de um módulo utilizando a linguagem de descrição de *hardware* AHDL, utilizando o conceito de lógica gerada iterativamente. Explique o código.

Figura 7. Circuito Lógico Digital



8. Analise o circuito RTL, em destaque na Figura 8, e modele-o através de um módulo utilizando a linguagem de descrição de *hardware* VHDL, utilizando o conceito de lógica gerada iterativamente. Explique o código.

Figura 8. Circuito Lógico Digital



9. Analise o circuito RTL, em destaque na Figura 9, e modele-o através de um módulo utilizando a linguagem de descrição de *hardware* Verilog HDL, utilizando o conceito de lógica gerada iterativamente. Explique o código.

Figura 9. Circuito Lógico Digital

