VHDL naming conventions handbook

porušení se trestá smrtí

symbol	význam
i	input, vstupní signál komponent
0	output, výstupní signál komponent
r	registrovaný signál (synchronní) - musí mít výchozí stav!
W	neregistrovaný signál (nesynchronní)
c	konstanta
n	integer
t	vlastní uživatelský typ
S	stav stavového automatu
_clk_frq_	clock o frekvenci frq
t	signály propojující komponenty v TOPu
_en	clock enable
_eq	clock ekvidistantní
_present	současný stav stavového automatu, v registru vždy $present <= next$
_next	příští stav stavového automatu
_sig	signed vektor
$_{ m unsig}$	unsigned vektor

1 Další pravidla

• XXX

2 Příklady

- o_clk_450k_en: výstupní signál typu clock enable s frekvencí 450 kHz
- ow_abcdef: výstupní signál typu wire, např. výstup z kombinační logiky