Altera FPGA 全速漂移 开发指南

UART2USB 的 Loopback 收发实例

欢迎加入 FPGA/CPLD 助学小组一同学习交流:

EDN:

http://group.ednchina.com/GROUP_GRO_14596_1375.HTM

ChinaAET: http://group.chinaaet.com/273

淘宝店链接: http://myfpga.taobao.com/ 技术咨询: orand_support@sina.com 特权 HSC 最新资料例程下载地址:

http://pan.baidu.com/s/1pLmZaFx

版本信息				
时间	版本	状态		
2016-06-21	V1.00	创建。		



目录

Α	Itera FPGA 全速漂移 开发指南	1
	UART2USB 的 Loopback 收发实例	
1	功能概述	
2	模块划分	4
	板级调试	

1 功能概述

UART (Universal Asynchronous Receiver/Transmitter),即通用异步收发,它的数据传输不需要时钟,只要两条信号线分别进行数据收发。既然没有时钟,那么他们是如何保证数据收发的准确性的?很简单,收发双方首先需要做到知己知彼,约定好数据传输的速率(简单的讲就是约定好一个数据位传输的时间)和帧格式(即一帧的长短,一帧由哪些位组成,他们的功能都是什么)。


我们看看 UART 的一个帧定义。简单的串口帧格式如图所示,它由 1 个起始位(必须为 0)、8 个数据位(用户数据)、1 个奇偶校验位(用于简单的纠错以保证传输可靠性)和 1 或 2 个停止位(必须为 1)组成。除了奇偶校验位,其他三个部分都是必须的。当信号线空闲时,必须为高电平。要发起数据传输时,1 个低电平的脉冲表示起始位,然后连续传输 8 个数据位和若干个高电平的停止位,这样便完成一次传输。



该实验要实现的功能是 FPGA 实时监测 uart_rx 信号是否有数据,若接收到数据,则把接收到的数据通过 uart_tx 发回给对方。PC 机使用一个串口调试助手进行通信。


在代码设计中, speed_setting.v 模块里可以修改收发数据的波特率, 如 9600bps, 19200bps, 38400bps, 57600bps 或 115200bps 等。发送的数据帧格式为: 1bit 起始位, 8bit 数据, 无校验位, 1bit 停止位。

该实例的内部功能如图所示。



2 模块划分

该工程实例的设计模块层次如图所示。



my_uart_rx.v 模块主要是完成数据的接收, speed_setting.v(speed_rx)模块主要响应 my_uart_rx.v 模块发出的使能信号进行波特率控制,并且回送一个数据采样使能信号。my_uart_tx.v 模块在 my_uart_rx.v 模块接收好一个完整的数据帧后启动运行,将接收到的数据作为发送数据返回给 PC 端,它的波特率控制是由 speed setting.v (speed tx)模块产生。

3 板级调试

连接好下载线,给 HSC 开发板供电(供电的同时也连接好 UART)。

打开 Quartus II, 进入 Programmer 下载界面,将本实例工程文件夹 "...\prj\hsc_ex3\output_files"下的 hsc.sof 文件烧录到 FPGA 中在线运行。双击如图所示的 "串口调试器"(在 software 文件夹下)。



如图所示,打开串口调试器后,选择串口为 COM13 (实验者应以自己电脑识别到的 COM 口为准),设置波特率为 9600,数据位为 8,校验位为 None,停止位为 1。点击"打开串口"。



如图所示, 当我们点击完"打开串口", 其显示字符就变成了"关闭

串口";输入需要发送的数据"55aa",然后勾选上"自动发送",我们就可以看到接收字符下面的空白区域每隔一会就打印一组我们发送的字符串。这说明我们的实验成功了。大家可以更改代码中的波特率再进行测试,也可以将返回的数据做一些更改,如将接收的数据取反后返回,最后在串口调试助手上再做些调试,看看是否达到预定的功能。

