

1. Genomför nedanstående omvandlingar mellan olika talsystem:

a) Omvandla talet 1101 0110 till dess decimala motsvarighet, både på signerad samt osignerad form.

Osignerat: 214 (decimalt)

Signerat: MSB är 1, dvs talet blir ett negativt tal. $1101\ 0110_2 - 1 = 1101\ 0101_2$. Räkna bort MSB för tillfället och invertera talet, 1→0 - 0→1. = $0010\ 1010_2 = 32 + 8 + 2 = 42$. Med MSB som inverterar talet negativt

SVAR = -42_{10}

b) Omvandla talet 300 till dess 16-bitars signerade motsvarighet.

SVAR: 0000 0001 0010 1100₂ (Skulle kunna förkorta bort alla nollor)

c) Omvandla det decimala talet -123 till dess 8-bitars 2-komplement.

SVAR: -123 till positivt tal är (0111 1011), inverteras till 1000 0100 +1 = 1000 0101₂

d) Omvandla det binära talet 0110 1101 0111 1010 till dess hexadecimala motsvarighet.

SVAR: 0110 1101 0111 1010 = 6 D 7 A = 6D7A₁₆

e) Omvandla det hexadecimala talet 3F754B04₁₆ till dess binära motsvarighet.

SVAR: 3F754B04₁₆ = 0011 1111 0111 0101 0100 1011 0000 0100₂
 3 F 7 5 4 B 0 4

2. ErrorCode

```
-----
-- Modulen ErrorCode används för att tända lysdioden led vid udda antal höga
-- slideswitchar
-- switch[3:0], förutsatt att tryckknappen key_n är nedtryckt.
-- Annars skall lysdioden vara släckt.
-- Därmed gäller att om en eller tre slide-switchar är höga samtidigt som
-- tryckknappen key_n trycks ned, så tänds lysdioden, annars hålls den släckt.
-----

library IEEE;
use IEEE.std_logic_1164.all; -- lagt till .all

entity ErrorCode is
    port
    (
        switch : in std_logic_vector(3 downto 0);
        key_n   : in std_logic;
        led     : out std_logic      -- // TAGIT BORT SEMICOLON
    );
end entity;

architecture Behaviour of ErrorCode is
    signal led_s      : std_logic; -- lagt till std_logic signal
    signal odd_switches : std_logic; -- Ändrat långt namn och gjort om variabel till signal,
    -- bool till std_logic.
begin
    -----
    -- Vid udda antal höga slide switchar samtidigt som tryckknappen key_n trycks ned så
    -- tänds lysdioden, annars hålls den släckt.
    --
    -- ändrat sensitivity list så odd_switches ingår istället för input från switch
    --
    -- tagit bort överflödiga begin från process.
    -- ändrat från !key_n till key = '0'. Lagt till jämförelse om odd_switches = '1'
    -- lagt till ordet "then" efter jämförelsen.
    -- lagt till tilldelning av värde "<=" och ' ' "
    --
    -- Använder mig av led_s för att kunna tilldela output utanför processen
    --
    -----
    process (odd_switches, key_n) is
    begin
        if (odd_switches = '1' and key_n = '0') then
            led_s <= '1'; -- LAGT TILL TILLDELNING AV VÄRDE "<=" och ' ' "
        else
            led_s <= '0'; -- LAGT TILL TILLDELNING AV VÄRDE "<=" och ' ' "
        end if;
    end process;

    odd_switches <= switch(3) xor switch(2) xor switch(1) xor switch(0);
    led          <= led_s;

end architecture;
```


3. 8-1 MUX

Dont care införs i sanningstabellen då Multiplexerns bitar S2-S0


$$Y = S_0'S_1'S_2'C_0 + S_0S_1'S_2'C_1 + S_0'S_1S_2'C_2 + S_0S_1S_2'C_3 + S_0'S_1'S_2C_4 + S_0S_1'S_2C_5 + S_0'S_1S_2C_6 + S_0S_1S_2C_7$$

S2	S1	S0	C0	C1	C2	C3	C4	C5	C6	C7	Y
0	0	0	1	X	X	X	X	X	X	X	1
0	0	1	X	1	X	X	X	X	X	X	1
0	1	0	X	X	1	X	X	X	X	X	1
0	1	1	X	X	X	1	X	X	X	X	1
1	0	0	X	X	X	X	1	X	X	X	1
1	0	1	X	X	X	X	X	1	X	X	1
1	1	0	X	X	X	X	X	X	1	X	1
1	1	1	X	X	X	X	X	X	X	1	1

$$Y = S_0'S_1'S_2'X_0 + S_0S_1'S_2'X_1 + S_0'S_1S_2'X_2 + S_0S_1S_2'X_3 + S_0'S_1'S_2X_4 + S_0S_1'S_2X_5 + S_0'S_1S_2X_6 + S_0S_1S_2X_7$$



[illegible]



Vid 5V så ger XOR (A) grinden 3 höga ut signaler, X Y Z

Vid 4.35V ger XOR (B) 2 höga ut signaler, X Y

Vid 3.7V ger XOR (C) 2 höga ut signaler, X Z


Vid 3.1V ger XOR (D) 1 hög ut signal, X

Vid 2.45V ger XOR (E) 2 höga ut signaler, Z Y

Vid 1.85V ger XOR (F) 1 hög ut signal, Y

Vid 1.2V ger XOR (G) 1 hög ut signal, Z

Signalen H ger ingen hög ut signal och kan bortses.



5.


A[1:0]								B[1:0]							
A1	A0	B1	B0	X3	X2	X1	X0	A1	A0	B1	B0	X3	X2	X1	X0
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
0	0	0	1	0	0	0	0	0	0	0	1	0	0	0	0
0	0	1	0	0	0	0	0	0	0	1	0	0	0	0	0
0	0	1	1	0	0	0	0	0	0	1	1	0	0	0	0
0	1	0	0	0	0	0	0	0	0	0	0	0	0	0	0
0	1	0	1	0	0	0	0	0	0	0	1	0	0	0	0
0	1	1	0	0	0	0	0	0	0	1	1	0	0	0	0
0	1	1	1	0	0	0	0	0	0	1	1	1	0	0	0
1	0	0	0	0	0	0	0	0	1	0	0	0	0	0	0
1	0	0	1	0	0	0	0	0	1	0	1	0	0	0	0
1	0	1	0	0	0	0	0	0	1	1	0	0	0	0	0
1	0	1	1	0	0	0	0	0	1	1	1	0	0	0	0
1	1	0	0	0	0	0	0	0	1	0	0	0	0	0	0
1	1	0	1	0	0	0	0	0	1	0	1	0	0	0	0
1	1	1	0	0	0	0	0	0	1	1	0	0	0	0	0
1	1	1	1	0	0	0	0	0	1	1	1	0	0	0	0
1	1	0	0	0	0	0	0	0	1	0	0	0	0	0	0
1	1	0	1	0	0	0	0	0	1	0	1	0	0	0	0
1	1	1	0	0	0	0	0	0	1	1	0	0	0	0	0
1	1	1	1	0	0	0	0	0	1	1	1	0	0	0	0

$$X0 = A0 B0$$

$$X1 = A1'A0 B1 + A1 A0' B0 + A1 B1' B0 + A0 B1 B0'$$


$$X2 = A1 A0' B1 + A1 B1 B0'$$

$$X3 = A1 A0 B1 B0$$



Version 1. Typomvandlar "unsigned vektor" till integer och sedan typomvandlas det tillbaka till unsigned -> std_logic_vector.

	Mags																
/math_tb/AB_s	0000	0000	0001	0010	0011	0100	0101	0110	0111	1000	1001	1010	1011	1100	1101	1110	1111
/math_tb/X_s	0	0					1	2	3	0	2	4	6	0	3	6	9



```

library IEEE;
use IEEE.std_logic_1164.all;
use IEEE.numeric_std.all;

entity math is
  port
  (
    A,B : in  unsigned(1 downto 0);
    X    : out std_logic_vector(3 downto 0)
  );
end entity;

-- Typomvandlar min unsigned vektor till heltal via to_integer
-- multiplicerar signalerna med varandra, sedan typomvandlas
-- resultatet först till unsigned vektor med längden av vektorn x
-- för att till slut omvandlas till std_logic_vector och tilldelas
-- till variabeln x.
architecture behaviour of math is
begin
  X <= std_logic_vector(to_unsigned(to_integer(A) * to_integer(B),X'length));
end architecture;

```

Testad på FPGA med godkänt resultat.

Testad på FPGA med godkänt resultat.