```
-- Ett logiskt grindnät som har fyra insignaler och tre utsignaler.
           Insignaler ABCD kopplas till slideswitches på FPGA-kort.
Utsignaler XYZ kopplas till LED på FPGA-kort.
 4
      ___
 6
           | A B C D | X Y Z | läge |
 9
10
            00001010
                                    00
11
             0 0 0 1
                          0 0 0
                                    01
12
                          \begin{smallmatrix}0&0&1\\0&1&1\end{smallmatrix}
             0 0 1 0
                                    02
             0 0 1 1
13
                                    03
14
             0 1 0 0
                          1 0 1
                                    04
             0 \overline{1} 0 \overline{1}
                          1 0 0
15
                                    05
      --
16
17
             06
                                    07
18
            1 0 0 0
                          1 1 0
                                    08
            1001
                          1 0 0
19
                                    09
20
21
              1 0 1 0
                          1 0 1
                                    10
            | \bar{1} 0 1 1
                          1 1 1
                                    11
22
            | 1 1 0 0
                        0 0 1
                                    12
23
24
25
           0 0 0
                                    13
      --
          | 1 1 1 0 | 0 1 0 | 14
| 1 1 1 1 | 0 1 1 | 15
26
27
28
29
30
       library IEEE;
      use IEEE std_logic_1164 all;
31
32

    Entiteten projekt1 deklarerar fyra inportar och tre utportar.
    Inport av datatypen std_logic : A, B, C, D.
    Utport av datatypen std_logic : X, Y, Z.

33
34
35
36
37
38
      entity projekt1 is
          port
39
40
              A, B, C, D : in std_logic_vector (3 downto 0);
41
42
43
                                  : out std_logic;
      end entity;
44
45
46
      -- architecture beskriver beteendet för in- och utportar.
47
           I detta projekt styrs X, Y och Z av logiska begrepp.
48
           "not" inverterar en signal
49
           "and" utgör logisk multiplikation.
"or" utgör logisk addition.
50
51
52
53
54
55
56
57
58
59
      -- Architecturen går att granska i RTL viewer med uppbyggt nät.
      architecture behaviour of projekt1 is
      begin
              X <=
                     A xor B;
                      (B and C)
                      (B and C) or (C and D) or (not B and not C and not D); (not B and C) or (C and D) or (B and not C and not D);
                <=
              Z <=
60
      end architecture;
61
```