UCiSW 2

Odtwarzacz. wav

23.05.2018

Informacja: XX Prowadzący: Dr inż. Jarosław Sugier

Spis treści

1	$\mathbf{W}\mathbf{p}$	prowadzenie	2
	1.1	Cel projektu	2
	1.2	Sprzęt	2
	1.3	Teoria	2
2	Pro	ojekt –	3
	2.1	Schemat oraz wykorzystane moduły	3
	2.2	Moduł Module1	4
		2.2.1 WE/WY	4
		2.2.2 Sygnaly	4
		2.2.3 Proces 1 - przejście między stanami	4
		2.2.4 Proces 2 - wybór następnego stanu	5
		2.2.5 Diagram stanów	8
	2.3	Symulacja	8
3	Imp	plementacja	9
4	Pod	lsumowanie	10
	4.1	Ocena krytyczna	10
	4.2	Wnioski	10
Li	terat	tura	11

1 Wprowadzenie

1.1 Cel projektu

Celem projektu było stworzenie programu wczytującego plik .wa
v z karty pamięci, pobranie metadanych i odtworzenie dźwięku.


1.2 Sprzęt

- Spartan-3E (XC3S500E)
- Karta SD
- Głośnik

1.3 Teoria

2 Projekt

2.1 Schemat oraz wykorzystane moduły



Wykorzystane moduły pochodzące ze strony zsk.ict.pwr.wroc.pl/zsk ftp/fpga:

• RotaryEnc: Pozwala na użycie enkodera przyrostowego

Obrót w lewo: Start (SDC_FileReader)

Obrót w prawo: Reset (wszystkie moduły)

• SDC FileReader Pozwala odczytywać dane z karty SD

W projekcie odczytuje on pliki .wav ("11"=> FExt)

Nazwa pliku: kod ASCII => FName

- LCD1x64: Wyświetla dane na ekranie Spartan 3E w tym przypadku metadane pliku .wav
- DACWrite: Wysyła dane do przetwornika DAC

Sygnał pojawia się na wszystkich pinach ("1111"=> Addr)

Sygnał wysyłany jest natychmiastowo ("0011"=> Cmd)

2.2 Moduł Module1

Moduł ten ma za zadanie odpowiednio sterować SDC_FileReader by pobrać bajty metadanych oraz dźwięku z pliku .wav. Moduł musi również wysyłać próbki dźwięku w odpowiedniej częstotliwośći do DACWrite.

2.2.1 WE/WY

end process process1;

```
Port (
        Clk: in STD LOGIC;
        Reset: in STD LOGIC;
        -- Komunikacja z SDC FileReader
        FR Busy : in STD LOGIC;
        FR DO: in STD LOGIC VECTOR (7 downto 0);
        FR_DO_Rdy : in STD_LOGIC;
        FR DO Pop: out STD LOGIC;
        -- Zawartosc wyswietlacza
        Line : out STD_LOGIC_VECTOR (63 downto 0) := (others => '0');
        Blank : out STD\_LOGIC\_VECTOR \ (15 \ downto \ 0);
        -- Probka oraz sygnal startu odczytu dla DACWrite
        Sample : out STD_LOGIC_VECTOR (11 downto 0) := (others \Rightarrow '0');
        Start : out STD LOGIC);
2.2.2 Sygnaly
signal state, nextState : stateType;
-- Licznik odczytanych bajtow
signal counter: signed (63 \text{ downto } 0) := (\text{ others} \Rightarrow '0');
-- Licznik dlugosci przerwy miedzy wysylaniem probek
signal counterSampleRate: unsigned (15 downto 0) := (others => '0');
-- Metadane
signal numChannels: STD LOGIC VECTOR (15 downto 0);
signal sampleRate: STD LOGIC VECTOR (31 downto 0);
signal bitsPerSample : STD LOGIC VECTOR (15 downto 0);
2.2.3 Proces 1 - przejście między stanami
  Proces również wykrywa sygnał Reset - przechodzi wtedy do odpowiedniego stanu (Q0R).
process1 : process (Clk, state, Reset)
begin
        if Reset = '1' then
                state \le Q0R;
        elsif rising_edge(Clk) then
                 state \le nextState;
        end if;
```

2.2.4 Proces 2 - wybór następnego stanu

Stan Q0 trwa do momentu pobudzenia modułu SDC_FileReader przez jednotaktowy sygnał z enkodera - sygnał FR_Busy o wartości 1 wskazuje na to że moduł SDC_FileReader pracuje. Stan Q0R to stan Reset.

Stan Q1 oczekuje na bajt - SDC_FileReader sygnalizuje koniec ładowania bajtu przy pomocy sygnału FR DO Rdy o wartości 1.

Pobieranie metadanych wygląda następująco:

```
process3: process(Clk, state, FR DO Rdy, FR DO)
         begin
         if rising edge(Clk) and state = Q1 and FR DO Rdy = '1' then
                  \overline{if} counter = X"16" then
                           numChannels(7 downto 0) \le FR_DO;
                           Line(7 downto 0) \le FR DO;
                  elsif counter = X"17" then
                           numChannels(15 downto 8) <= FR DO;
                           Line (15 \text{ downto } 8) \ll FR DO;
                  elsif counter = X"18" then
                           sampleRate(7 downto 0) <= FR DO;
                           Line (23 \text{ downto } 16) \iff \text{FR DO};
                  elsif counter = X"19" then
                           sampleRate(15 downto 8) <= FR DO;
                           Line (31 \text{ downto } 24) \ll FR DO;
                  elsif\ counter\ =\ X"1A"\ then
                           sampleRate(23 downto 16) <= FR DO;
                           Line(39 \text{ downto } 32) \leq FR DO;
                  elsif counter = X"1B" then
                           sampleRate(31 downto 24) <= FR DO;
                           Line (47 \text{ downto } 40) \ll \text{FR DO};
                  elsif counter = X"22" then
                           bitsPerSample(7 downto 0) <= FR DO;
                           Line(55 downto 48) \ll FR DO;
                  elsif counter = X"23" then
                           bitsPerSample(15 downto 8) <= FR DO;
                           Line(63 \text{ downto } 56) \iff FR DO;
```

Program sprawdza obecnie wczytywany bajt - jeżeli jest to jeden z bajtów zawierających interesujące nas metadane, zostaje przekazany do odpowiedniego sygnału.

```
\begin{array}{lll} when \ Q2 \implies & & \\ & if \ counter >= X"4D" \ then \\ & & nextState <= Q3; \\ & else \\ & & nextState <= Q1; \\ & end \ if: \end{array}
```

Stan Q2 sprawdza obecnie wczytywany bajt - jeżeli wczytano wszystkie bajty metadanych (bajty do 77) program przechodzi do dalszych stanów odpowiedzialnych za wczytywanie bajtów dźwięku; w innym przypadku następuje powrót do Q1.

Stan Q3 działa analogicznie do Q1 - oczekuje na bajt.

Pobieranie dźwięku wygląda następująco:

```
\begin{array}{lll} process4: \; process(Clk\,, \; state\,, \; FR\_DO\_Rdy, \; FR\_DO) \\ & begin \\ & if \; rising\_edge(Clk) \; and \; state = Q3 \; and \; FR\_DO\_Rdy = \; '1' \; then \\ & sample(11 \; downto \; 4) <= FR\_DO; \\ & end \; if; \\ end \; process \; process4; \end{array}
```

Przed stanem Q3 występuje stan Q3B który nadaje odpowiednie tempo odczytywania (oraz w konsekwencji - wysyłania) dźwięku. Odpowiedni sygnał jest inkrementowany oraz sprawdzany - gdy przekroczy odpowiednią wartość stan Q3B przechodzi do Q3.

Ze względu na brak czasu projekt jest przystosowany pod pliki .wav o częstotliwości 8000 KHz - wartość ta powinna być porównywana z sygnałem sampleRate umożliwiając różne wartości odczytane z metadanych.


```
when Q3B =>
        if counterSampleRate >= X"186A" then
                 nextState \le Q3;
        else
                 nextState <= Q3B;
end if;
  Proces odpowiedzialny za inkrementacje oraz zerowanie sygnału counterSampleRate:
 process4b: process(Clk, state, counterSampleRate)
        begin
        if rising edge(Clk) then
                 if state = Q3B then
                          counterSampleRate <= counterSampleRate + 1;</pre>
                 elsif state = Q4 then
                          counterSampleRate <= X"0000";
                 end if;
        end if;
end process process4b;
```

Stan Q4 weryfikuje to czy SDC_FileReader pracuje - FR_Busy o wartości 0 sygnalizuje że wszystkie bajty zostały odczytane; program przechodzi wtedy do stanu końcowego Q5. W przeciwnym przypadku następuje powrót do odczytywania bajtów w Q3 (przez Q3B).

W stanie Q4 następuje również zawiadomienie modułu DACWrite tak by ten rozpoczął ładowanie przesłanej próbki:

```
\begin{array}{lll} Start <= \ '1\,' \ when \ state = Q4 \\ else \ '0\,'; \\ \\ Ostatnim \ stanem \ jest \ Q5 \ - \ pętla \ końcowa: \\ \\ when \ Q5 \implies \\ \\ next \ State <= \ Q5\,; \\ \\ end \ case\,; \\ end \ process \ process2\,; \end{array}
```

2.2.5 Diagram stanów



2.3 Symulacja

Implementacja

4 Podsumowanie

4.1 Ocena krytyczna

4.2 Wnioski

TEST [3] [2] [1] test

Literatura

- [1] dr inż Jarosław Sugier. Strona zestawu spartan-3e. zsk.ict.pwr.wroc.pl/zsk_ftp/fpga/.
- [2] C. Stuart. Microsoft wave soundfile format. soundfile.sapp.org/doc/WaveFormat/.
- $[3] \ \, \text{Xilinx.} \qquad Spartan-3E \qquad FPGA \qquad Starter \qquad Kit \qquad Board \qquad User \qquad Guide. \qquad \qquad \text{xilinx.com/support/documentation/boards_and_kits/ug230.pdf}$