
米伊夫赫

Assessme**nt**er vi ew

0 %



```
位为奇数,偶数为 O ) 或可控反相电路(对于 z = x X O Ry z = x w h ey= O a n z = x w h ey= 从基本办公运算符 6:) = 构建一个 XOR 函数 · + · y //。
人基本布尔运算符
    o 真值表:当奇数个输入为真或 1 时,输出为真或 1。当偶数个输入为真或 1 时,输出为真或 1。
                                                                            应收艬
     True 或 1 , 输出为 False 或 0。 o 代数:我们使用 6:) 运算符进行 XOR。 o 电路:一个三角形
    ,左侧是输入,右侧是圆圈,即输出侧。o Verilog:xor name(out, in1, in2,
                            . . . ); 注意:必须至少有两个输入变量,可以有更多
将电路图转换为布尔表达式
                                                  锡安
要导出布尔表达式,请从左侧的输入开始,并跟踪它们的值在向右侧传播时的情况。一旦所有
                                                                              升
已经对门的输入进行了评估,则将该门添加到布尔表达式中。
                                           1. 我们有底部与门和非门的所有输入
  1. 我们有所有非门的所有输入,因此我们得到 x' , y' ,
                                          门,因此我们分别得到 z <sup>1</sup> 和 yz 2. 我们有或门的所有输入,因此我们得到 z <sup>1</sup> + yz 3. 我们有顶部与门的所有输入,因此我们得
   和 z' 2. 我们有底部或门的所有输入, 所以我们得到
                                          到 = (z'+yz)x。
   x 1+ 2 1 3. 我们已经将所有输入都输入到了顶部的或门,
  因此我们得到了
   x1+y+2
或者,你可以从右边开始,向后追溯每个门的输入
                                                                            o u t
                                          1. 从最右边的与门开始 () *())
  1. 从最右边的或门开始()+()
                                          2. 添加与门的输入 (x)*(()+())
  2. 添加或门的输入(()')+(()+())
                                          3. 再返回一级 (x)*((()')+ ((()*())
  3. 再返回一级 ( (y) ')+ ( (() ')+ ( () '))
                                          4. 再返回一级 (x)*(((z)')+((y)*(
                                                                         (z))
  4. 再返回一级 ( (y) ')+ ( ((x) ')+ ( (z) ')
                                          5. 删除多余的括号 out = x(z'+ yz)
  5. 删除多余的括号 = y' + x' + z'
将电路图转化为事实
                                   标签 乐
要导出真值表,请从表格顶行的值开始(例如,x=0、y=0、z=0),然后将其代入循环
                                                                                伊特
图。然后追踪1和0在电路中传播时的值。
                                           . 0
对所有行重复此过程。我们再做一次(x=0,y=0,z=1)
将布尔表达式转换为真值
要导出真值表,请从表格顶行的值开始(例如,x=0、y=0、z=0),然后将其代入布尔值
表达式。然后按照优先级顺序评估每个运算符:括号()、NOT '、AND*, 然后是 OR+。
               + z' f(X, y, Z) = X(Z' + Y*Z)
  • f(0,0,0) = 0' + 0' + 0
                                           • f(0,0,0) = 0(0+0)
  • = 升+ 升+ 升
                                           \bullet = 0(1+0)
  • = 1
                                           = 0(1)
                                           • = 0
对所有行重复此过程。我们只做一次
  • f(0.0.1) = 0' + 0' + 1'
                                           • f(0.0, 1) = 0(1 + 0)
                                                            1)
  \bullet = 1 + 1 + 0
                                           \bullet = 0(0+0)
  • = 1
                                           \bullet = 0(0)
                                           • = 0
转换布尔表达式
                              致 Veri
                                         日志
Verilog 是一种描述语言,它仅描述电路(称为模块)具有哪些组件以及它们如何连接。我们建议在转换为 Verilog 之前先将布尔表达式
转换为电路图。按照惯例,布尔函数的输出应首先列在 Verilog 模块声明中(即模块电路(输出,
         .。))。布尔表达式的每个输出都需要声明为输出类型。类似地,输入
                                                                               的 (編號)
布尔函数应该列在 Verilog 模块声明中的输出之后(即模块电路(输出 1、输出
.., inl, in2, ...)。每个输入都需要声明为输入类型。电路图中的每条导线都需要声明为导线类型。布尔函数中的每个运算符或电路图中
的门都需要在 Verilog 模块中有一个对应的门。您可以将以下原语用于逻辑门。
 线路 < id>, < id>, 输入 < id
 > , < id> , 输出 < id> , < id
```

乌特

乌特

XOR 是一个有用的附加布尔函数,用作奇偶检测电路(当输入的

尝试为你的门命名有意义的名字,例如 nx ,表示非 x 的门。同样,为你的线路命名有意义的名字,例如 al_o 用于第一个 AND 门的输出。以下 Verilog 代码为布尔表达式 w = $\,$ x'yz 提供了一个 Verilog 模块

```
modute ample /yw,;); //newcircudietfinition
outpuwt; / butpofnewcircuit
inputx,y,;; //inpuotfnewcircuit
wire al_ous 2_ount, x;/ tonnectwinges
 not nx (notx_)x;, //eacbircuiints tamee dasunique me and al(al_mout_yx,z); and a2(a2_out); / gateutpoifrs ippuaster or ol(w1_out2_out); end mod/uleex ampoloene
如果模块包含多个布尔表达式,则可以有多个输出。例如,你可以制作一个循环
由 f = x'yz + xz和 g = x'y + xy' + z组成
 modute ample (xf,y,z); //newcircudietfinition
outpuft,g; //outpuotfsnewcircuit
inputx,y,z; //inpubfsnewcircuit
wire al_ous2_ous8_out, soitonkd,t,y;
    / fomplemevnatreidables
not nx(notx)x;,
not ny(noty)y;,
    / foutput
and a1 (a1_mout_yx,z);
and a2 (a2_xouzt);
or o1f,a1_ou22_out);
    / goutput
and a3a3_outp,t_x),
adn a 4 ( a 4n_ootu,ty,); x ;
 endmod∧ul¢exampdloene
将 Verilog 转换为布尔表达式
要将 Verilog 代码转换为布尔表达式,请从产生模块输出值的门开始,然后回溯
朝向输心e。wdyTras例使剧替晚方法;使用线路名称作为占位符,然后替换
                                                                                                        尤丁
线路名称以及产生线路值的门操作。t
/inpuotfnewcircuit
 / tonnectwings
横块示例(w,x,y,z);輸出w;輸入x,y,z;连接al_out,not_x;非nl(not_x,x);
和al(al_out,not_x,y);
//circuniatme(ointlin2); 或ol(w,al_out,z);
 //eachircuiints tamoe ee dasu niqueme 结束模块/ éxam polloen e
门 ol 创建输出 w: w = z + (al_o
                                                   呃
Gateal 为 wireal_out 创建信号: w = z + (not_x * y)
门 n 1 为线 not_x:w= z 创建信号
因为 Verilog 是一种描述语言,而不是编程语言,所以你可以重新排列门的顺序,而不需要
把一切都搞砸了。在硬件中,一切都是并行运行的,所以所有的门总是根据
电流连续输入。例如,下面的 Verilog 会产生相同的行为。注意声明
                                                                                               不需要 缃秒
首先发生,以便编译器知道每个变量的类型。
 这是另一个例子 乐
 modu becamplex2, ý wz,); / ńew circudetfinition outpuxt; //outpofnew circuit inputx, y, z; / inputfnew circuit wire o1_out2_outo;_nxo,t_y/; éonnectwiinrges
 not nx(notx]x;,
not ny(noty]y;,
or o1(o1_noutt_yx,z);//eacbircuiintstameeedasuniqueme
or o2(o2_noutt_xy),; //primitgia/tecsamav2ormorinputs
and a1(w1_ow1_ow1;
endmod/uleexampdloene
                   韋:吨 w = (ol_out)*(o2_out)* +
Gate al 创建输出
门 o2 为线路 ol_out 创建信号:w = (not_y + z }*(o2_o
门 nx 为线 not_x 创建信号: w = (y' + z) *(x' + y +
                             莱斯
按位逻辑运算符(又称按位运算符)将变量视为单个位。输出的每个单独位都是一个函数
同一比特位置的两个比特的和。例如 , 89 和 103 的两个最低有效位均为 1 , 因此输出的最低有效位为 1 & 1 = 1。相反 , 89 和 103 的
下一对最低有效位分别为0和1
                                                                                                       积极地,
所以0&1=0。
我心。」,。我心。
                0010101 1 技
例2,89和103的两个最低有效位均为1,因此输出的最低有效位为111=1。下一个
89 和 103 的最低有效位对分别为 0 和 1 , 因此 0 11 = 1。最高有效位对为 0 和 0 , 因此 0
0 1 0 1 1
0 1 1 0000 1 1 1
```



补充可选阅读: Mano & Kime 第 4 版, 2。

标记为真实 dI

" 我