

视频来源: Geoffrey Herman 和 Craig Zilles, 文字来源: Geoffrey Herm

一个

视频和文本从略微不同的角度涵盖了相同的内容, 因此请选择更能帮助你的使用其中一个来帮助您澄清来自另一个的问题。

或者

除了“高级概述”外, 所有文本和视频也都包含在以下相关问题中。如果您想要你可以在后面的问题中分成小部分阅读和观看视频, 而不是阅读/观看所有内容然后开始回答问题。这个问题主要是为了方便搜索而将所有内容聚合到一个地方参考。

第一和 吨, 和 克

## 高层概述

## 观点

计算机硬件的核心组织概念是我们存储状态 (例如, 在 RAM 中), 然后操纵该状态 (即, 定期执行计算。我们将状态信息存储为 1 和 0, 这需要我们使用布尔函数来执行我们的状态操作。在本课程中, 您需要能够流畅地在布尔函数的四种表示形式之间进行转换: 布尔代数表达式、真值表、电路图和 Verilog 硬件描述语言。这四种表示在数学上是等价的, 但可以帮助我们更轻松地执行不同的任务

例如,

在 C 等编程语言中, 您将看到布尔运算符以两种不同的方式使用: 按位逻辑运算。位逻辑运算符 {& (按位与)、| (按位或)、~ (按位非)、^ (按位异或)} 执行逻辑对变量中的位对进行运算 (例如, char x, y, z; z = x & y;)。相比之下, 逻辑运算符 {&& (AND)、|| (OR)、! (NOT)} 对整个位串执行逻辑运算, 将 0 视为 False, 将非 0 视为 True (例如, if (x == 0 && y == 1))。按位逻辑运算是基础计算, 我们可以使用它来构造更复杂的加法和减法计算。逻辑运算通常用于程序控制结构, 如 if 语句或 for 循环。注意: 当我们说“逻辑运算符”时, 我们不包括按位逻辑运算符, 就像加法和减法等算术运算符不属于逻辑运算符集一样。见下文

伊莉。

和逻辑运

艾尔

d

佛 r

一些关于如何/何时使用这些运算符以及它们如何工作的示例。

## 详细信息和示例

## 莱斯

### 基本布尔运算

### 托尔斯




图 1: NOT、AND、OR 和 XOR Bool 的布尔代数、真值表、电路图和 Verilog 表示

平均




图 1: NOT、AND、OR 和 XOR Bool 的布尔代数、真值表、电路图和 Verilog 表示

平均

所有布尔函数都可以用三个运算符来表示: NOT、AND 和 OR (我们在这些词时全部大写布尔运算符)。布尔运算符总结在上图 1 和下表中。

作为

- 不是
  - 真值表: 当输入为 True 或 1 时, 输出为 False 或 0。当输入为 False 或 0 时, 输出为 True 或 1。
  - 代数: 我们在变量 (或子表达式) 后使用 '运算符来表示非。
  - 电路: 一个三角形, 左侧是输入, 右侧是圆圈, 即输出侧。
  - Verilog: not name(out, in); 注意: 只能有一个输入变量
- 和
  - 真值表: 当两个输入均为 True 或 1 时, 输出为 True 或 1, 否则输出为 False 或 0。
  - 代数: 我们将使用乘法符号 (如 \* 或没有运算符的相邻变量)。
  - 电路: 在电路图中, 它表示为“D”形门, 输入在左侧, 输出在装置上
  - Verilog: 和名称 (out, in0, in1, ...); 注意: 必须至少有两个输入变量, 可以有更多
- 或者
  - 真值表: 当任何输入为 True 或 1 时, 输出为 True 或 1, 否则输出为 False 或 0。
  - 代数: 我们将使用加法符号 (即 +)。
  - 电路: 它在电路图中表示为“箭头”形门, 左侧为输入, 右侧为输出
  - Verilog: 或名称 (out, in0, in1, ...); 注意: 必须至少有两个输入变量, 可以有更多

埃

### Assessment overview

Total points: 0 / 100

Score: 0 %

### Question 1.1

Value: 1

Total points: 1

Auto-generated

伊希+sqjes 米伊夫赫

@, 个人的笔记 s

No attachments

Attach a file

Add text note



```
module amplex(yw,z); //newcircuitdefinition
output; //outputnewcircuit
input x,y,z; //inputnewcircuit
wire a1_0a2_0out_x; //connections

not nx(notx)x; //eachcircuitstameedasuniqueame
and a1(a1_mout_x,z);
and a2(a2_xout); //gateoutputfirstpaster
or o1(a1_0a2_0out);
endmodulelexample
```

如果模块包含多个布尔表达式，则可以有多 个输出。例如，你可以制作一个循环  
由f= x'yz+ xz和g= x'y+ xy+ z组成

```
module amplex(xf,y,z); //newcircuitdefinition
outputf,g; //outputnewcircuit
input x,y,z; //inputnewcircuit
wire a1_0a2_0out, a3_0out_y;

//complemenatredables
not nx(notx)x;
not ny(noty)y;

//foutput
and a1(a1_mout_x,z);
and a2(a2_xout);
or o1f,a1_0a2_0out);

//goutput
and a3a3_0out_x;
and a4(a4_0out_y);
endmodulelexample
```

### 将 Verilog 转换为布尔表达式 锡安

要将 Verilog 代码转换为布尔表达式，请从产生模块输出值的门开始，然后回溯  
朝向输入。以下示例使用替换方法：使用线路名称作为占位符，然后替换  
线路名称以产生线路值的门操作符

```
//inputnewcircuit
//connections
模块示例(w,x,y,z);输出w;输入x,y,z;连接a1_out,not_x;非nl(not_x,x);
//circuitame(out1in2);或ol(w,a1_out,z);
//eachcircuitstameedasuniqueame 结束模块/ example
```

门ol创建输出w:w= z+ (a1\_o 呃  
Gateal为wireal\_out创建信号:w= z+ (not\_x\*y)  
门n1为线not\_x:w= z创建信号 y +  
因为 Verilog 是一种描述语言，而不是编程语言，所以你可以重新排列门的顺序，而不需要  
把一切都搞砸了。在硬件中，一切都是并行运行的，所以所有的门总是根据  
电流连续输入。例如，下面的 Verilog 会产生相同的行为。注意声明  
首先发生，以便编译器知道每个变量的类型。

```
模块示例(w,x,y,z);输出w;输入x,y,z;连接a1_out,not_x;
//newcircuitdefinition或ol(w,a1_out,z);
//eachcircuitstameedasuniqueame和al(a1_out,not_x,y);
//circuitame(out1in2);非nl(not_x,x);结束模块/ example
//connections
```

这是另一个例子 乐

```
module amplex2(ywz); //newcircuitdefinition
output; //outputnewcircuit
input x,y,z; //inputnewcircuit
wire o1_0out_xout_y; //connections

not nx(notx)x;
not ny(noty)y;
or o1(o1_mout_x,z); //eachcircuitstameedasuniqueame
or o2(o2_mout_y); //primitivecsahavemoreinputs
and a1(a1_0out_x);
endmodulelexample
```

Gateal创建输出 章:吨 w= (o1\_out)\*(o2\_out)\* 十  
门o2为线路o1\_out创建信号:w= (not\_y+ z)\*(o2\_o }\*X  
门ny为线not\_y创建信号:w= (y'+ z)\*(o2\_o }\*X  
Gateol为wireo2\_out创建信号:w= (y'+ z)\*(not\_x+ y+ z)\* 十  
门nx为线not\_x创建信号:w= (y'+ z)\*(x'+ y+ \*+ }

### 按位逻辑示例 莱斯

按位逻辑运算符（又称按位运算符）将变量视为单个位。输出的每个单独位都是一个函数  
同一比特位置的两个比特的和。例如，89和103的两个最低有效位均为1，因此输出的最低有效位为1&1= 1。相反，89和103的  
下一对最低有效位分别为0和1  
所以0&1= 0。

我10011001我000  
&  
我100001011我

=  
1

例2，89和103的两个最低有效位均为1，因此输出的最低有效位为111= 1。下一个  
89和103的最低有效位对分别为0和1，因此011= 1。最高有效位对为0和0，因此0  
0= 0。

0101111

01100001111

=  
011111111

我

伊特

钾  
尤丁

伊尔  
纳秒

化  
积极地，

我

逻辑示例 乐

逻辑运算将变量整体视为布尔值（即单个真或假）。任何非 0 的变量都是 True。例如，数字 89 和 103 都被视为 True，因为它们不是 0。如果逻辑表达式的计算结果为 False，则 吨

输出 0（即 00000000）。如果逻辑表达式计算结果为 True，则输出 1（即 00000001）。在下面的示例中，运算符实际上是在执行 True && True，输出 True（00000001）。

我 1 0 0 1 1 0 0 1 我 0

&&

0 0 1 1 0 我 0 1

=

0 0 0 0 0 0 1 我

### cod 中的按位逻辑

埃

利用信息的编码方式，可以使用按位逻辑运算来更快地进行许多计算。在

位。例如，假设我们将数字的状态（即声明一个变量）存储为 C 中的 char 或 int。正如您将在本章中学习到 s

当然，所有奇数 int 或 char 的最低有效位都以 1 结尾，所有偶数 int 或 char 的最低有效位都以 0 结尾。简单来说，我们可以使用模数

运算和条件语句（即 % 2 == 1）来阻止

int 或 char 是奇数还是偶数。然后您可以编写以下 C 代码来计算 int 或 char 中 1 的数量。

```
unsigned char count_bits(unsigned char n) {
    unsigned int i;
    for (i = 0; i < n; i++) {
        if (i % 2 == 1) {
            count++;
        }
    }
    return count;
}
```

不幸的是，正如你稍后将在课程中了解到的，条件语句可能很慢，模数运算也很慢。此代

码的更快版本将使用如下所示的按位逻辑运算。&1 只是一个一位掩码，当 in 的最低有效位为 1 时，它加 1，否则加 0。如果您不完全理

解为什么，请尝试按位 1110 和 1111 与 0001 和

然后将 1100 1101 与 0001 相加，看看会发生什么。如果你还没有完全理解这个想法，不要担心，我们将重新讨论 bitwis 埃

随着我们学习到更多知识，我们稍后会再次讨论逻辑运

算符。

```
无符号 pop_count（无符号 in）{无符号计数
= 0; for (; in != 0; in = in >> 1) n += (in & 1);
return n;
}
```

这是另一个例子，说明如何创造性地对信息进行编码，并使用按位逻辑运算来实现疯狂的 鳕鱼 埃

性能改进（从这里开始了解精彩内容，但我们建议观看整个过程）



### 逻辑运算 鳕鱼 埃

我们几乎只使用逻辑运算符来创建复合条件语句，例如 if (x == 0 && y == 1)。是啊...就是这样！

## Verilog 参考 桂 德

当我们要求您编写 Verilog 代码时，我们将为您提供 Verilog 参考指南和 Verilog 样式 gui 德

在适当的时候。如果您愿意，你现在就可以阅读，不过在需要的时候再参考这些也是完全没问题的。

- Verilog 参考 桂 德
- Verilog 样式指南 埃

补充可选阅读：Mano & Kime 第 4 版，2。 1

标记为真实 dl

“我