Memory-Mapped Input/Output (MMIO)

Input/Output devices such as keyboards, monitors, speakers, and external storage devices are not part of the processor but need a way to send/receive information to/from the processor. Memory-mapped I/O is a system where we pretend that these external devices are part of the data memory. Each device is assigned a range of memory addresses depending on how much data that device needs to send/receive. For example, in the image below the data memory only has addresses `0x00000000` to `0xFFFF0000`. Any load or store instruction to addresses not in that range would send or receive data to/from the external devices.



这张图片描述了 **内存映射输入输出（Memory-Mapped I/O，MMIO）** 的概念和实现。MMIO 是一种使外部设备（如键盘、显示器、音响等）能够与处理器进行数据交换的方式。以下是对图片中各部分内容的详细解释：

内存映射输入输出（MMIO）：

- **定义**：内存映射 I/O 是一种机制，它使得外部设备可以像普通内存一样通过存取特定的内存地址与处理器进行数据交换。每个外部设备都被分配一个内存地址范围，所有对这些地址的读取或写入操作都会直接与外部设备进行数据交换。
- **内存地址范围**：图中提到，外部设备分配的内存地址范围从 **0x00000000 到 0xFFFFF000**。在这个范围内的所有 **load** 或 **store** 指令都会与外部设备进行通信。

外部设备的内存地址分配：

- 图中列出了几个外部设备的地址范围：
  1. **键盘**：地址范围为 `0xFFFFF000` 到 `0xFFFFF00F`，通过读取该地址，处理器可以接收键盘输入的数据。

2. **鼠标**：地址范围为 `0xFFFFF010` 到 `0xFFFFF01F`，用于与鼠标进行数据交换。
3. **光盘驱动器**：地址范围为 `0xFFFFF020` 到 `0xFFFFF02F`，用于与光盘驱动器通信。
4. **音响**：地址范围为 `0xFFFFF030` 到 `0xFFFFF03F`，用于控制音响设备。

硬件实现（电路图）：

- 图中展示了 **数据路径** 和 **寄存器文件** 之间的数据流。主要包括以下几个组件：
  1. **寄存器文件（Register File）**：
     - 该寄存器文件包含了两个32位的寄存器 A 和 B，用于存储操作数。
     - **A_addr** 和 **B_addr**：这两个地址用于选择需要从寄存器文件中读取的寄存器。
     - **A_data** 和 **B_data**：这两个数据表示从寄存器文件中读取的数据。
  2. **算术逻辑单元（ALU）**：
     - ALU 执行加法、减法等算术运算，数据输入来自寄存器文件中的寄存器 A 和 B。
     - **alu_op** 控制 ALU 执行的操作（如加法、减法）。
  3. **数据存储器（Data Memory）**：
     - 数据存储器与外部设备通信，它们的内存地址范围与 MMIO 地址相关。图中展示了通过这些地址进行读取和写入操作。
  4. **符号扩展器（Sign Extender）**：
     - 符号扩展器用于扩展立即数（immediate value），将其从 16 位扩展为 32 位。
     - **imm[15:0]** 是指令中的立即数，而 **out[31:0]** 是扩展后的 32 位数。

图中操作步骤:

1. **指令解析与执行**：
   - 图中展示的 `inst[31:0]` 是指令输入，包含了操作码、寄存器地址等信息。指令解析后，寄存器文件将读取相应寄存器的数据。
   - 处理器通过 **alu_op** 来执行算术运算，运算结果存入 ALU 的输出端。
2. **读取与写入数据内存**：
   - 当执行 `load` 或 `store` 操作时，处理器会访问数据内存（Data Memory）。
   - 如果地址处于 MMIO 地址范围内（如键盘、鼠标、音响等设备的地址），则会通过数据总线与外部设备交换数据。
3. **外部设备**：

- 外部设备如键盘、鼠标、光盘和音响被映射到特定的内存地址范围。当处理器访问这些地址时，实际的数据会来自或发送到外部设备，而不是普通的内存。

总结:

- **内存映射 I/O** 使外部设备能够通过指定的内存地址与处理器进行数据交换，处理器通过 `load` 或 `store` 指令访问这些设备。
- **数据流**：处理器通过寄存器文件和 ALU 处理数据，并通过数据存储器与外部设备（如键盘、鼠标、音响等）交换数据。
- **外部设备地址映射**：每个外部设备都分配了一个特定的内存地址范围，处理器可以通过访问这些地址来发送或接收数据。

该设计展示了如何将外部设备的控制和数据交换集成到处理器的内存体系结构中，使得 I/O 操作可以像内存访问一样进行处理。



这段文本解释了如何使用 **内存映射 I/O** 来与外部设备（如键盘和音响）进行交互。具体而言，它展示了如何通过 MIPS 汇编语言中的 `lw` 和 `sw` 指令来读取键盘的按键信息和向音响发送声音数据。

1. 读取键盘的按键信息（`lw` 指令）：

- 代码示例

  :

```
lw $t0, 0xFFFFF0000($0)
```

- `lw` 指令表示从内存中加载数据（load word）。这条指令的作用是从内存地址 `0xFFFFF0000` 处读取数据并将其存储到寄存器 `$t0` 中。
- 这里的内存地址 `0xFFFFF0000` 对应的是键盘设备的内存映射地址，处理器通过这个地址读取键盘按键的输入数据。

2. 发送声音到音响（`sw` 指令）：

- 代码示例

  ：

  ```
  sw $t0, 0xFFFFF0304($0)
  ```

  - `sw` 指令表示将数据从寄存器存储到内存（store word）。这条指令的作用是将寄存器 `$t0` 中的数据存储到内存地址 `0xFFFFF0304` 中，表示将声音数据发送到音响。
  - 这里的内存地址 `0xFFFFF0304` 是音响设备的内存映射地址，处理器通过这个地址将声音信号发送到音响。

3. 汇编代码的分解：

- 由于 **MIPS 汇编语言** 的 **I-type** 指令格式要求立即数只能是 16 位的，所以 **32 位的地址** 需要通过两条指令来处理。汇编器会将 **32 位立即数** 分解成两个 **16 位的立即数**，然后分别放入两条指令中。

键盘代码的汇编：

- 汇编器会将以下代码：

  ```
  lw $t0, 0xFFFFF0000($0)
  ```

  转换为：

  ```
  lui $at, 0xFFFF      # 加载高 16 位地址
  lw $t0, 0x0000($at)  # 加载低 16 位地址
  ```

  其中

  `lui`

  指令用于加载立即数的高 16 位地址，

  `lw`

指令加载低 16 位地址。这样就能正确地访问 32 位地址

```
0xFFFFF0000
```

。

音响代码的汇编：

- 类似地，音响的地址会被分解为两条指令：

  ```
  sw $t0, 0xFFFFF0304($0)
  ```

  被转换为：

  ```
  lui $at, 0xFFFF      # 加载高 16 位地址
  sw $t0, 0x0304($at)  # 存储低 16 位地址
  ```

总结：

- **内存映射 I/O（MMIO）** 使外部设备（如键盘、音响）可以通过内存地址进行访问，处理器通过读取或写入这些地址来与外部设备交换数据。
- 使用 **MIPS 汇编** 中的 `lui` 和 `lw` / `sw` 指令，可以有效地处理内存映射 I/O 地址的读取与写入，特别是当地址超过 16 位时，需要分解成两条指令来处理。

这段代码展示了如何通过汇编语言与内存映射外部设备（如键盘和音响）进行交互。

Interrupts

Interrupts are welcome events that need to briefly stop the processor from running your program so that other things can happen. For example, a key being pressed on a keyboard will create an interrupt. If your program requests data from an external storage device, your program will receive an interrupt some time later (external storage devices are very slow) when that data is available. Interrupts generally come from devices that are external from the central processing unit (i.e., things other than the register file, ALU, data memory, and instruction memory).

Interrupts are the way programs get the information they need want from external devices. A useful analogy is a classroom. We instructors value your input and questions. If something we said or presented is unclear, we want you to interrupt us so that we can get that valuable feedback/information. When a external device wants to interrupt, it raises an interrupt flag - `flag = 1` (kind of like raising your hand to ask a question). The program can set permission flags to indicate whether a device is allowed to interrupt (kind of like an instructor saying "any questions?" `permission = 1` or "please hold your questions for a moment" `permission = 0`).

Interrupt permission?	Interrupt flag	What happens next?
No	No	Program keeps running
No	Yes	Program keeps running
Yes	No	Program keeps running
Yes	Yes	Program is interrupted

If an interrupt happens, a special function called the interrupt handler will be automatically called by the hardware. The interrupt handler will run some code on the main processor that will collect the data being sent by the device and then send an acknowledgement flag to the device (like an instructor acknowledging a student who is raising their hand). When the device is acknowledged, it will lower its interrupt flag - `flag = 0`.

这段文字详细解释了 **中断（Interrupts）** 的概念及其工作原理，主要通过一个类比来帮助理解。以下是该文本的详细解释：

中断的概念：

- **中断** 是一种可以暂时停止程序执行的事件，从而让处理器去做其他事情。比如，当你按下键盘上的某个键时，处理器会接收到一个中断信号。
- **中断的来源**：中断通常来自外部设备（例如键盘、鼠标、硬盘等），而这些设备的数据需要在稍后被处理，因为它们的响应速度较慢。
- **中断的作用**：中断机制使得程序可以从外部设备获得信息，而不必一直等待外部设备的响应，从而提高了程序的效率。

类比：课堂中的提问：

- 这段文字使用了

  课堂中的提问

  类比来解释中断的工作方式：

- 当你作为学生有疑问时，你举手提问（类似于外部设备发出中断信号）。处理器等待外部设备的反馈（提问的过程），当有外部设备的中断信号时，程序可以暂停当前的任务，去处理这些外部设备的请求。
- 课堂上，老师有权控制是否允许学生提问（程序设置中断权限）。如果老师说“请等一下” (相当于 `permission = 0`)，学生就不能提问；如果老师说“任何问题都可以提” (相当于 `permission = 1`)，学生就可以举手提问（发出中断请求）。

表格解析:

- 这张表格展示了中断权限和中断标志如何决定程序的行为：

Interrupt permission	Interrupt flag	What happens next?
No	No	Program keeps running
No	Yes	Program keeps running
Yes	No	Program keeps running
Yes	Yes	Program is interrupted

解释：

- **第一行**：如果没有中断权限（`permission = No`）且没有中断标志（`flag = No`），程序继续运行，什么都不做。
- **第二行**：即使有中断标志（`flag = Yes`），但如果没有中断权限（`permission = No`），程序依然继续运行。
- **第三行**：如果有中断权限（`permission = Yes`），但是没有中断标志（`flag = No`），程序继续运行。
- **第四行**：如果有中断权限（`permission = Yes`）且中断标志（`flag = Yes`），程序会被中断处理，程序暂停当前任务去处理中断。

中断处理过程:

- 当发生中断时，硬件会自动调用一个特殊的函数（中断处理程序）。该中断处理程序会在主处理器中运行，处理器通过一个确认信号通知设备中断已被处理。类似于老师确认学生已经提问，然后允许学生停止举手。

总结:

- **中断机制**：外部设备可以通过中断信号向处理器请求处理，处理器根据中断权限和标志来决定是否暂停当前任务并处理中断。
- **中断权限**：程序可以设置是否允许中断（通过设置中断权限）。如果程序不允许中断，那么即使外部设备请求中断，程序也会继续执行。
- **中断处理程序**：当中断发生时，处理器会调用一个专门的中断处理程序来处理该中断，并在处理完后恢复正常执行。

通过这种方式，程序能够高效地与外部设备进行交互，同时保持运行的连贯性和响应性。

Exceptions

An exception is an error.

Exceptions are caused by a program trying to do something it is not allowed to. For example, an overflow flag of 1 during an `add` instruction would raise an arithmetic overflow exception. Similarly, an opcode that does not match a known instruction (the `except` output of the MIPS instruction decoder you implemented in Lab 5) would raise a reserved instruction exception.

Exceptions in MIPS are encoded with a 5-bit unsigned binary number. Some example exceptions (non-exhaustive).

Number	Binary	Name	Cause of Exception
0	00000	Int	No exception occurred. An hardware interrupt possible.
4	00100	`AdEL`	Address error exception (load or instruction fetch). Usually an unaligned address error such as trying to perform a `lw` from an address that is not divisible by 4.
5	00101	`AdES`	Address error exception (store). Usually an unaligned address error such as trying to perform a `sw` from an address that is not divisible by 4.
6	00110	`IBE`	Bus error on instruction fetch. Usually caused by trying to read an instruction from a restricted or non-existent address such as 0x00000000.
7	00111	`DBE`	Bus error on data load or store. Usually caused by trying to read or write to an address in the data memory that is restricted or non-existent address such as 0x00000000.
9	01001	`Bp`	Breakpoint exception
10	01010	`RI`	Reserved instruction exception. An opcode in the machine code was encountered that is not implemented by the datapath. Most likely happens when code was compiled for a newer version of the ISA and is then attempted to be run on an older processor.
12	01100	`Ov`	Arithmetic overflow exception. Addition or subtraction resulted in overflow for instructions that allow the overflow exception. See the footnotes on the reference guide to figure out which ones can result in an overflow exception
13	01101	`Tr`	It's a trap!

这段文字和表格描述了 **异常（Exceptions）** 的概念、分类以及在 MIPS 体系结构中的表示方式。异常是程序尝试执行不被允许的操作时发生的错误，导致程序中断或跳转到异常处理程序。以下是详细解释：

异常的定义：

- **异常** 是由于程序试图执行不允许的操作而引发的错误。例如，在执行 `add` 指令时，如果发生了溢出，处理器会触发算术溢出异常。
- 另外，若指令的操作码与已知的指令不匹配，也会触发一个 **保留指令异常**，这是 MIPS 指令解码器中实现的一个常见错误。

MIPS 中异常的编码：

- 在 MIPS 中，异常是使用一个 **5 位无符号二进制数** 来编码的。每种异常都有一个对应的数字和二进制表示。

表格中的异常类型：

Number	Binary	Name	Cause of Exception
0	00000	Int	No exception occurred. A hardware interrupt is possible.
4	00100	AdEL	Address error exception (load or instruction fetch). Usually an unaligned address error, such as trying to perform a `lw` from an address that is not divisible by 4.
5	00101	AdES	Address error exception (store). Usually an unaligned address error, such as trying to perform a `sw` from an address that is not divisible by 4.
6	00110	IBE	Bus error on instruction fetch. Caused by trying to read an instruction from a restricted or non-existent address such as `0x00000000`.
7	00111	DBE	Bus error on data load or store. Usually caused by trying to read or write to an address in the data memory that is restricted or non-existent, such as `0x00000000`.
9	01001	Bp	Breakpoint exception.
10	01010	RI	Reserved instruction exception. An opcode in the machine code was encountered that is not implemented by the datapath. Most likely happens when code was compiled for a newer version of the ISA and is then attempted to be run on an older processor.
12	01100	0v	Arithmetic overflow exception. Addition or subtraction resulted in overflow for instructions that allow the overflow exception.

Number	Binary	Name	Cause of Exception
13	01101	Tr	It's a trap!

每个异常的详细解释：

1. **Int (中断异常)**：
   - **二进制表示**：`00000`。
   - **说明**：没有发生异常。处理器可能处于处理中断的状态。
2. **AdEL (地址错误异常，加载/指令取指)**：
   - **二进制表示**：`00100`。
   - **说明**：当发生地址对齐错误时，通常发生在试图从未对齐的地址加载数据时，比如尝试从不是4字节对齐的地址执行 `lw` 指令。
3. **AdES (地址错误异常，存储)**：
   - **二进制表示**：`00101`。
   - **说明**：当发生存储地址对齐错误时，通常发生在试图从未对齐的地址进行存储操作时，比如尝试从不是4字节对齐的地址执行 `sw` 指令。
4. **IBE (指令取指总线错误)**：
   - **二进制表示**：`00110`。
   - **说明**：指令提取时的总线错误，通常是由于尝试从一个受限或不存在的地址（如 `0x00000000`）读取指令时发生的。
5. **DBE (数据总线错误)**：
   - **二进制表示**：`00111`。
   - **说明**：数据加载或存储的总线错误，通常是由于试图访问一个受限或不存在的内存地址（如 `0x00000000`）时发生的。
6. **Bp (断点异常)**：
   - **二进制表示**：`01001`。
   - **说明**：当程序遇到断点指令时触发的异常。
7. **RI (保留指令异常)**：
   - **二进制表示**：`01010`。
   - **说明**：遇到机器代码中没有实现的操作码时触发的异常，通常发生在程序为较新版本的指令集架构（ISA）编译时，但在较旧的处理器上运行。

8. **0v (算术溢出异常)**:
    - **二进制表示**: `01100`。
    - **说明**: 算术运算导致溢出异常，通常发生在 `add` 或 `sub` 指令等运算指令执行时。
9. **Tr (陷阱异常)**:
    - **二进制表示**: `01101`。
    - **说明**: 一种特殊类型的异常，通常是由处理器的特定机制触发的“陷阱”类型异常。

总结:

- **异常的作用**: 异常是由于程序试图执行不被允许的操作（例如，地址对齐错误、保留指令或算术溢出等）时触发的。
- **MIPS 中的异常编码**: 异常被用一个 **5 位二进制数** 来表示，每种异常有一个对应的编号和二进制代码。
- **常见的异常类型**: 包括中断、地址错误、总线错误、算术溢出等。

这些异常机制使得处理器能够在程序执行过程中处理错误，并在出现问题时提供适当的反馈或进入异常处理模式。

Coprocessor 0 [35 points]

Coprocessor 0 handles interrupts and exceptions. In this lab, we only have to handle the timer interrupt, and we don't deal with exceptions. Our coprocessor will therefore be quite simple, but it'll still capture all the important ideas underlying a real coprocessor 0 implementation.

Status "register"

The status "register" (coprocessor 0 register 12) controls which interrupts are enabled (Interrupt mask) and whether any are enabled at all (Interrupt enable). The status register is not built like a standard register as you will see by the end of this section. We're concerned with the following bits of the status register:



Each bit in the interrupt mask corresponds to disabling (if it's 0) or enabling (if it's 1) a particular type of interrupt; for us, bit 15 corresponds to the timer interrupt. The interrupt enable bit globally controls whether any interrupts are taken (i.e., if the global interrupt enable is 0, then all bits of the interrupt mask are treated as 0s). These bits can be set by the user's code executing the `mtc0` instruction.

The exception level bit is 1 whenever an interrupt or exception is currently being handled. This along with all the other status register bits (which we'll just force to 0 in our implementation) **cannot** be set by user code; an `mtc0` to the status register should not modify these bits.

To enforce this, we'll actually construct the status "register" from two components: one 32-bit register to hold the bits which can be set by the user and a separate D flip flop to hold the exception level bit. We'll combine the outputs of the two components into a single **bus** according to the wiring diagram below:

协处理器 0 【35 分】

协处理器0处理中断和异常。在这个实验中，我们只需要处理定时器中断，不处理异常。因此，我们的协处理器将非常简单，但它仍将捕捉到实际协处理器0实现中所有重要的概念。

状态“注册”

状态“寄存器”（协处理器0寄存器12）控制哪些中断被启用（中断屏蔽）以及是否启用任何中断（中断使能）。状态寄存器不像标准寄存器那样构建，您将在本节末尾看到。我们关心的是状态寄存器的以下位：



中断掩码中的每个位对应于禁用（如果为0）或启用（如果为1）特定类型的中断；对我们来说，位15对应于定时器中断。中断使能位全局控制是否启用任何中断（即，如果全局中断使能位为0，则中断掩码的所有位都被视为0）。这些位可以通过执行mtc0指令的用户代码设置。

当当前正在处理中断或异常时，异常级别位为1。这与所有其他状态寄存器位（我们将在实现中强制设置为0）一样，不能被用户代码设置；对状态寄存器的mtc0不应修改这些位。

为了实现这一点，我们将从两个组件中构建状态“寄存器”：一个32位寄存器用于存储可由用户设置的位，以及一个单独的D触发器用于存储异常级别位。我们将根据下面的接线图将两个组件的输出组合成一个总线：

这张图片描述的是 **Coprocessor 0** （协处理器0）如何处理中断和异常的机制。我们只处理定时器中断，不涉及其他类型的异常。尽管我们的协处理器设计相对简单，但它仍然捕捉了一个真实协处理器实现中的关键概念。以下是该图的详细解释：

Coprocessor 0（协处理器0）：

- **作用**：Coprocessor 0 负责处理中断和异常。在这个实验中，只有 **定时器中断** 被处理，而其他类型的异常不涉及。
- **设计简化**：虽然实际的协处理器可能非常复杂，但在这张图中所描述的协处理器设计相对简化，目的是说明如何处理中断和异常。

Status Register（状态寄存器）：

- **作用**：状态寄存器（Coprocessor 0 Register 12）控制哪些中断是启用的（通过中断掩码），以及是否允许任何中断发生（中断启用）。这个状态寄存器不同于常规的寄存器，它与系统的中断控制机制相互作用。
- **关键寄存器位**：

1. Interrupt Mask（中断掩码，位8到15）

   ：

   - 这些位控制不同类型的中断是否启用。每一位代表一个特定类型的中断。
   - 比如，**第15位**控制**定时器中断**。如果该位被设置为1，则允许定时器中断发生，否则禁止定时器中断。

2. Interrupt Enable（中断使能，位0）

   ：

   - 这个位全局控制是否允许处理任何中断。如果该位是0，那么所有的中断掩码位都被当作0处理，也就是说，不管掩码位设置为1与否，中断都不会被允许触发。

3. Exception Level（异常级别，位1）

   ：

   - 这个位表示当前是否正在处理一个中断或异常。当中断或异常发生时，该位会被设置为1。这个位不能由用户代码设置，只能由系统自动控制。

mtco指令：

- **mtc0（Move To Coprocessor 0）** 指令用于修改状态寄存器。它通过这个指令，用户的代码可以设置或者清除状态寄存器中的特定位，例如启用或禁用中断。

设计和实现：

- 在这个实现中，状态寄存器被分成两个部分：
  1. 一个 **32 位的寄存器**，用于存储可以由用户设置的位（如中断掩码等）。
  2. 一个 **D触发器**，用于存储异常级别位。这个位由系统自动控制，用户代码不能直接修改。

  这两个部分的输出被组合到一个

  总线上

  ，共同控制状态寄存器的功能。

总结：

这张图片详细解释了 **Coprocessor 0** 中 **状态寄存器** 的工作原理。关键点包括：

- **中断掩码**：控制不同类型的中断是否启用。
- **中断使能**：全局控制是否允许中断发生。

- **异常级别**：指示是否正在处理中断或异常。
- 通过 **mtc0 指令**，用户可以设置或清除状态寄存器中的特定位，从而控制中断的处理。

这种设计简化了处理中断的过程，但仍然展示了如何通过控制寄存器和指令来管理中断与异常的处理。



这张图片解释了 **Coprocessor 0** 中的 **Cause Register（原因寄存器）**，它的作用是指示哪个中断或异常发生。下面是对这部分内容的详细解释：

Cause Register（原因寄存器）：

- **作用**：`Cause Register`（Coprocessor 0 Register 13）用来存储发生的中断或异常的相关信息。它告诉系统哪个中断发生了，或者如果发生了异常，则会保存异常代码。
- **与状态寄存器的不同**：与状态寄存器不同，原因寄存器不是以标准寄存器的形式实现的。它的每一位都连接到一个中断信号线上，例如，第 15 位连接到定时器中断线。

设计与实现：

1. Pending Interrupts（待处理的中断）

   ：

- 每一位的中断掩码位（从 `cause_register[31]` 到 `cause_register[0]`）表示不同类型的中断是否处于待处理状态。例如，`cause_register[15]` 连接到定时器中断线，表示是否有定时器中断请求。

2. Exception Code（异常代码）

   :

   - 由于此设计不涉及实际的异常，所以异常代码部分被硬编码为 `0`。如果存在异常，异常代码会从进入的异常线路中编码，但是在这个设计中，我们只处理中断，因此异常代码相关的位都设为 `0`。

寄存器布局：

- **因果寄存器的位**：
  - `cause_register[31]` 到 `cause_register[16]` 这些位与待处理的中断有关，每一位对应一个不同的中断信号。
  - `cause_register[15]` 位专门连接到 **TimerInterrupt**（定时器中断）信号线。如果定时器中断触发，`cause_register[15]` 位就会被设置为 `1`。
  - `cause_register[14]` 到 `cause_register[0]` 是保留的或不使用的，它们会被设置为 `0`，用于其他中断类型或异常代码。
- **中断处理**：
  - 在中断发生时，相应的位会被置为 `1`，表明有中断待处理。例如，定时器中断触发时，`cause_register[15]` 会被设置为 `1`，表明定时器中断需要处理。

总线设计：

- 所有的中断信号和异常代码通过一个总线（bus）连接到寄存器的各个位。在这个设计中，**异常代码位**被硬编码为 `0`，因为我们只处理中断，不涉及异常的实际编码。

总结：

1. **原因寄存器**用于指示哪些中断或异常发生。
2. 每一位的中断位（例如 `cause_register[15]`）与具体的中断信号线连接，用于检测不同的中断。
3. **定时器中断**通过 `cause_register[15]` 来表示是否需要处理。
4. **异常代码部分**被硬编码为 `0`，因为系统中没有实际的异常代码需要处理，只有中断。

这种设计方法简化了异常和中断的处理过程，并通过清晰的位标识来决定哪些中断需要被处理。

EPC register

The exception program counter register (coprocessor 0 register 14) stores the address the interrupt handler should return to. EPC can be implemented as a regular register. Whenever an interrupt is taken, this register is updated with what the next PC would have been normally, so that execution can resume there after the interrupt is serviced and the handler issues an `eret` instruction.

Reading and writing coprocessor 0 registers

The `mtc0` instruction is used to write to coprocessor 0 registers. As usual, we'll use a decoder to enable the register being written. Since the actual coprocessor has 32 registers, we'll use a 5-to-32 decoder, although only bits 12 and 14 of the decoder output will get used (since we can only write to the status and EPC registers).

The `mfc0` instruction is used to read coprocessor 0 registers. We'll use a 32-to-1 mux to select which register value to output. Inputs 12, 13, and 14 will be connected to the status, cause, and EPC registers, respectively; the rest will be connected to 0s (since we don't implement any other registers).

这张图片描述了 **EPC寄存器** 和 **Coprocessor 0寄存器** 的读取与写入机制，主要涉及如何处理与中断相关的程序计数器（PC）。以下是详细解释：

EPC寄存器（Exception Program Counter Register）

- **作用**：`EPC寄存器`（Coprocessor 0 Register 14）存储当中断处理完毕后，程序应该返回的地址。中断发生时，处理器会将当前的程序计数器（PC）值存储到这个寄存器中。当中断处理完成后，系统通过 `eret` 指令恢复到原来的执行位置，从而继续执行被中断的程序。
- **工作原理**：
  - 每当发生中断时，`EPC寄存器` 会被更新为**下一条应执行的指令地址**（即中断发生时的 PC 值）。通过保存该地址，系统可以确保在中断处理结束后，继续从正确的位置恢复执行。

读取和写入Coprocessor 0寄存器：

1. 写入Coprocessor 0寄存器：
   - `mtc0` 指令用于写入Coprocessor 0的寄存器。系统会使用解码器来启用正在写入的寄存器。
   - 该解码器通常是一个5到32位的解码器，但在此实现中，只有解码器的 **第12位和第14位** 会被用于选择正确的寄存器（如状态寄存器和EPC寄存器）。其他的寄存器无法写入，因此被忽略。
2. 读取Coprocessor 0寄存器：
   - `mfc0` 指令用于读取Coprocessor 0的寄存器。系统通过一个 **32到1的多路复用器（mux）** 来选择要输出的寄存器值。

- 多路复用器的输入12、13和14会分别连接到 **状态寄存器、原因寄存器（cause）、EPC寄存器**，其余的输入将被连接到0（表示这些寄存器没有被实现）。

总结:

- **EPC寄存器**保存发生中断时的程序计数器（PC）地址，以便中断处理完成后恢复执行。
- 使用 `mtc0` 和 `mfc0` 指令来读取和写入Coprocessor 0的寄存器，操作时通过解码器和多路复用器来选择和访问这些寄存器。
- 在这个设计中， `EPC` 和 `status` 、 `cause` 寄存器是可操作的，而其他寄存器则被省略或未实现。

这些机制确保了在处理中断时，程序能够准确地保存和恢复执行状态。



这张图展示的是一个处理器中断处理流程的硬件电路设计，特别是涉及中断的处理和状态寄存器（ `user_status` 、 `exception_level` 和 `EPC` ）的更新。以下是该图的详细运行流程说明：

主要组件

1. **`wr_data`**：写入数据，总线传递数据给相关的寄存器（如 `user_status`、`exception_level` 和 `EPC`）。**`wr_data[31:2]`** 表示 `wr_data` 输入信号的高32位中的【31:2】部分，这部分数据将被传输到 `user_status` 寄存器中。这种选择是因为在许多硬件设计中，低位的某些比特可能是标志位或控制信号，而高位则可能是数据值。
2. **`regnum`**：寄存器编号，用来选择哪些寄存器将接收写入数据。
3. **`MTC0`**：用于向 Coprocessor 0 寄存器写入数据的指令。
4. **`next_pc`**：下一条程序计数器（PC）的值，当发生中断时，`next_pc` 指向要跳转到的地址（可能是异常处理程序）。`next_pc` 通常用于指示下一条要执行的指令的地址。在处理器处理中断或异常时，`next_pc` 可能会指向一个新的地址（例如，异常处理程序的入口），或者是正常执行的下一个指令的地址。

   在发生中断或异常时，处理器会保存当前的 `PC`（程序计数器）值，之后根据 `next_pc` 来决定跳转到哪个地址继续执行。`next_pc` 是一个非常重要的寄存器，它在以下场景中起到不同的作用：

   1. **正常执行**：当处理器没有发生中断或异常时，`next_pc` 指向下一个即将执行的指令地址（通常是当前 `PC` + 4，表示程序的下一条指令）。
   2. **处理中断或异常**：当发生中断或异常时，`next_pc` 会指向异常处理程序的入口地址。处理器通过 `next_pc` 跳转到异常处理程序，并在处理完中断后返回到 `next_pc` 中保存的原始地址继续执行。
5. **`ERET`**：用于从异常返回的指令，恢复到原来的程序执行流。
6. **`TakenInterrupt`**：标志位，表示中断是否发生，控制是否进入中断处理流程。
7. **`TimerInterrupt`**：定时器中断信号，用于触发处理器的中断逻辑。
8. 寄存器

   ：

   - **`user_status`**：保存当前的用户状态信息。
   - **`exception_level`**：表示当前的异常级别（例如，是否在处理异常或中断）。
   - **`EPC register`**：异常程序计数器，保存发生异常时的程序计数器值，用于从异常返回时恢复执行。

运行流程:

1. **写入寄存器（`MTC0`）**：
   - 当 `MTC0` 指令执行时，`wr_data` 中的数据会被写入到指定的寄存器，寄存器由 `regnum` 指定。

- 如果 `regnum` 指定的是 `user_status`，那么 `wr_data` 的值会更新 `user_status` 寄存器。
- 如果 `regnum` 指定的是 `exception_level`，那么 `wr_data` 的值会更新 `exception_level` 寄存器。
- 如果 `regnum` 指定的是 `EPC register`，`wr_data` 的值会被写入到 `EPC register`。
- **2. MTC0是什么，为什么出14号复选器后与 `TakenInterrupt` 相或就等于EPC register的enable，为什么MTC0接的那个名字叫E?**
    - **MTC0 (Move To Coprocessor 0)** 是 MIPS 架构中用于将数据传输到协处理器 0（通常用于处理器的控制寄存器，如状态寄存器、异常控制寄存器等）的指令。
    - 在这个设计中，MTC0 可能被用来设置或更新控制寄存器中的数据，尤其是涉及中断控制的部分。
    - `E` 可能是一个简化命名，代表 `enable` 或 "exception"（异常）。MTC0 可能设置或触发某些与中断和异常处理相关的控制信号。通过与 `TakenInterrupt` 的逻辑或运算（如 `TakenInterrupt` 与其他信号的 OR 运算），它可能控制 EPC 寄存器的使能。
    - 由于 MTC0 操作与异常、状态和中断相关，它会影响 `EPC` 寄存器的启用信号，从而影响异常处理流程。

2. **定时器中断（`TimerInterrupt`）**：
    - 当定时器中断发生时，`TimerInterrupt` 信号会被激活。
    - 激活的 `TimerInterrupt` 信号会影响中断处理流程，特别是通过逻辑运算决定是否触发 `TakenInterrupt`。
    - 这个中断会导致程序跳转到 `next_pc` 指定的地址。
3. **处理中断（`TakenInterrupt`）**：
    - 如果 `TakenInterrupt` 为真，则系统会跳转到 `next_pc` 指定的地址，这通常是一个异常处理程序的入口。
    - 中断处理时，`EPC register` 被更新为当前的程序计数器值（`PC`）。这样，发生中断时，当前指令的地址会被保存，以便中断处理完后能返回到此地址继续执行。
    - `TakenInterrupt` 复选器负责决定是否需要处理中断。它使用从 `wr_data[31:2]` 获取的部分数据来选择是否触发中断或其他控制逻辑。这部分设计使得特定的标志位、状态信息或控制信号被传送给复选器进行进一步决策。
    - **TimerInterrupt为什么接着 `cause_register[15]`？**
        - `TimerInterrupt` 通常是由定时器引起的中断信号，用来表示系统内部的定时器溢出。

- `cause_register[15]` 是表示中断原因的寄存器，其中第 15 位通常用来标识定时器中断的标志。通过将 `TimerInterrupt` 直接连接到 `cause_register[15]`，该中断信号被传送到系统的中断控制逻辑，用于判断是否发生了定时器中断。

4. **`EPC register` 的更新**：
   - 当中断发生时，当前程序计数器（`PC`）的值会被存入 `EPC register`，这可以确保中断后可以从正确的位置恢复执行。
5. **`Exception Level` 更新**：
   - `exception_level` 用于指示当前处理器是否处于异常状态。例如，`exception_level` 可能会在处理中断时被设置为1，表示当前正在处理中断。
   - 如果 `exception_level` 被设置为1，并且发生了中断，那么处理器就进入了异常处理状态。
6. **`Cause Register` 和 `Status Register`**：
   - 通过 `cause_register[15]` 和 `status_register[15]` 进行控制和中断标志的更新。这些寄存器用于存储中断和异常的原因和状态。
   - 通过逻辑运算，系统会检查当前的中断和异常状态，确定是否执行中断服务例程。
7. **返回异常（`ERET`）**：
   - 一旦中断处理完毕，`ERET` 指令会恢复执行。`ERET` 会重置 `exception_level` 并恢复到之前的 `PC`，使得程序可以从发生中断的位置继续执行。
8. **输出数据（`rd_data`）**：
   - `rd_data` 输出结果，可以选择来自 `status_register`、`cause_register` 或 `EPC register` 的数据。这些数据可以用于调试或为其他组件提供中断或异常状态信息。

总结:

1. **寄存器更新**：通过 `MTC0` 指令，数据会根据 `regnum` 被写入到 `user_status`、`exception_level` 或 `EPC register` 中。
2. **中断处理**：当发生 `TimerInterrupt` 时，`TakenInterrupt` 会被激活，触发异常处理程序的执行，`EPC register` 保存当前 `PC`，确保中断后能恢复执行。
3. **异常级别**：通过 `exception_level` 寄存器管理中断和异常的状态。
4. **返回中断**：使用 `ERET` 指令恢复执行，重置异常级别，并返回到中断前的程序计数器位置。

这个电路设计展示了如何处理中断、异常，并通过相关寄存器保持中断状态、异常级别和程序计数器的值，以确保中断后的正常执行。

It takes as input what coprocessor register number is being read or written, what data is being written to it, whther the current instruction is an `mtc0` or an `eret`, what the regular next `PC` would have been, whether a timer interrupt is being raised (from our timer circuit), and the `clock` and `reset` signals. It outputs whether an interrupt should be taken, the value of the coprocesor register being read, and the value of the EPC register.

The box with 12 and 14 written on it is a 5-to-32 binary decoder with enable (Remember these from our register file write ports?). You can use `decoder32` from `modules.v` for this component.

Binary decoder with enable refresher: A binary decoder has two inputs `in` and `enable`. All bits of `out` will be 0 when `enable` is 0. `in` is a 5-bit register number (i.e., address). Exactly one bit of `out` will be 1 when `enable` is 1: the bit of `out` that is 1 will correspond to `in`. For example, if `in` is 5 and `enable` is 1, `out[5]` will be 1. Pseudocode explanation

```
out = 0;
if(enable==1)
  out[in] = 1;
```

The EPC register can be written both by user code (using the `mtc0` instruction) and by the coprocessor itself (when an interrupt is taken), hence enabling it under both circumstances and using a mux to select which value to write.

We take an interrupt when the timer interrupt is enabled and we have a pending timer interrupt, the interrupt enable bit is set, and we're not already handling an interrupt. In an actual coprocessor, we would have to check for all other interrupts being enabled and pending too.

See the subsections above for how to construct your `status_register` and `cause_register`. They are both just 32-bit buses and not actual registers (hence the quotation marks).

The `eret` instruction is used to return from an exception. The exception level bit should be set to 0 upon the execution of this instruction, hence resetting the exception level flip flop when an `eret` instruction is seen.

Make sure you understand how this circuit works, and then write the Verilog for it in `cp0.v`. We've provided a basic test bench in `cp0_tb.v`, which you should augment with your own test cases. You can use `make cp0` to compile and run the test bench.

这段文字描述了如何处理 **Coprocessor 0** 的寄存器读写、启用机制、以及如何处理中断。以下是详细的解释：

主要内容：

1. **输入与输出**：
   - **输入**：描述了当前指令是否是 `mtc0`（写入寄存器）或 `eret`（异常返回指令），以及该指令是否触发了定时器中断。
   - **输出**：输出包括当前读写的寄存器，正在写入的数据值，是否需要处理中断等。
2. **二进制解码器（Binary Decoder）与启用控制**：
   - **解码器工作原理**：二进制解码器的作用是根据寄存器编号（`in`）来选择特定的寄存器位。例如，如果 `in` 是一个5位寄存器编号，`enable` 为1时，解码器会把 `in` 位对应的寄存器位置为1。
   - **伪代码解释**：

```
out = 0;
if(enable == 1)
    out[in] = 1;
```

这段伪代码表示，只有当 `enable` 为 1 时， `out[in]` 位置才会被设置为 1，表示特定寄存器被启用。

3. **EPC寄存器的写入**：
   - **写入方式**：EPC 寄存器既可以由用户通过 `mtc0` 指令写入，也可以通过协处理器自身（当中断发生时）写入。
   - 当定时器中断发生时， `EPC` 寄存器会被更新为当前程序计数器（PC）的值，以便中断处理结束后恢复执行。
4. **中断处理**：
   - 当定时器中断启用时，且尚未处理中断时，会触发该中断。
   - 如果系统正在处理中断，所有其他中断（如果启用了）都会被检查，确保每个中断都能适时处理。
5. **状态寄存器和原因寄存器**：
   - 文中提到的 `status_register` 和 `cause_register` 是32位总线，它们用于控制和指示中断和异常处理状态。这些寄存器并不是标准寄存器，而是实现了特定功能的组件。
6. `eret` **指令的作用**：
   - `eret` （异常返回）指令用于中断或异常处理完成后恢复执行。它会重置异常级别位的翻转，并跳回到原始程序计数器位置。
7. **Verilog 代码与测试**：
   - 提供了基本的测试框架（ `cp0_tb.v` ），并使用 `make cp0` 命令运行测试。通过编写 Verilog 代码，验证电路设计的正确性，确保系统能够按预期工作。

总结:

- **输入和输出控制**：通过使用 `mtc0` 和 `eret` 指令来管理寄存器的读写，决定何时写入数据、触发中断和返回。
- **中断处理**：系统会检查是否有待处理的中断，确保中断和异常被正确处理。
- **EPC寄存器**：中断处理时，EPC寄存器保存原程序计数器值，确保中断结束后能够恢复执行。
- **测试和验证**：通过Verilog测试框架来验证电路设计。

这段内容详细描述了如何利用硬件设计处理器中的寄存器、指令和中断控制。



这张图片展示的是 **MIPS 处理器的执行数据路径**，它详细描述了程序如何通过不同的组件和信号流传递，完成从指令获取到执行的过程。以下是对这个数据路径的详细解释：

1. 程序计数器(PC)和程序流控制：

- **PC (Program Counter)**：程序计数器存储下一条要执行的指令的地址。每次指令执行后，`PC` 会增加4，以指向下一条指令的地址（每条 MIPS 指令通常占 4 字节）。
- **Add (PC + 4)**：`PC` 被送入一个加法器，以计算下一条指令的地址。这个值被送入到 **PC_plus4**，它用于跳转到下一条指令。
- PCSrc

  ：这个信号控制程序计数器的输入。它可以从常规的

  ```
  PC + 4
  ```

  跳转到

  ```
  PC_target
  ```

  ，这是当发生分支或跳转指令时（例如

  ```
  BEQ
  ```

）的目标地址。

- `PCSrc = 0`：程序计数器的值增加4，正常执行下一条指令。
- `PCSrc = 1`：跳转到目标地址（例如分支跳转或跳转指令）。

2. 指令获取和解码：

- **Instruction Memory**：指令存储器用于存取指令，地址为 `PC` 的值。指令存储器通过 `Addr` 读取当前指令，指令通过 `Instr` 输出。
- **Decoder**：解码器从指令中提取操作码（opcode）和功能字段（funct），用来生成控制信号，这些信号决定了如何执行当前指令。

3. 寄存器文件（Registers）：

- **寄存器文件**存储着程序的寄存器数据。通过解码器输出的控制信号，寄存器文件选择读取的寄存器（`Rs` 和 `Rt`），并将其数据输出为 `Read data 1` 和 `Read data 2`。这些数据将用于 ALU 运算。
- **RegWrite**：这个控制信号决定是否允许写入寄存器。`RegWrite = 1` 时，数据会被写入目标寄存器。
- **RegDst**：控制选择写入寄存器的目标。如果 `RegDst = 1`，则选择寄存器的目标是 `Rd`；如果是 `0`，则选择 `Rt`。

4. ALU (算术逻辑单元)：

- **ALU** 执行计算任务，例如加法、减法、逻辑运算等。ALU 使用来自寄存器文件的 `Read data 1` 和 `Read data 2`，以及操作码（`ALUOp`）来执行计算。
- **ALUSrc**：控制 ALU 的第二个操作数选择。`ALUSrc = 0` 时，ALU 使用来自寄存器文件的第二个操作数；`ALUSrc = 1` 时，ALU 使用符号扩展后的立即数 `imm` 作为操作数。
- **ALUOp**：这是控制 ALU 执行的操作类型，指示 ALU 执行如加法、减法等操作。

5. 数据存储器 (Data Memory)：

- Data Memory

  ：数据存储器用于存储数据。在

  ```
  MemRead
  ```

  和

```
MemWrite
```

信号的控制下，数据存储器进行数据读写操作。

- **MemRead = 1**：从数据存储器中读取数据。
- **MemWrite = 1**：向数据存储器写入数据。
- **MemToReg**：控制数据从数据存储器加载的数据是否被送到寄存器。`MemToReg = 1` 时，加载的数据被写入寄存器；`MemToReg = 0` 时，使用 ALU 的结果作为寄存器的写入数据。

6. 指令执行流程:

1. **指令获取**：处理器首先从 `Instruction Memory` 获取当前指令，程序计数器 `PC` 提供地址，指令被解码。
2. **寄存器读取**：指令中 `Rs` 和 `Rt` 寄存器的内容通过 `Registers` 寄存器文件读取到 ALU。
3. **ALU 计算**：根据指令类型，ALU 计算结果。
4. **数据存储**：对于 `lw` 和 `sw` 等指令，数据会从内存读取或写入。对于 `lw`，数据会存储到寄存器；对于 `sw`，数据会从寄存器写入到内存。
5. **更新 PC**：通过 `PCSrc` 控制信号，判断是否进行分支跳转或更新到下一条指令。

总结:

这张图描述了 MIPS 处理器中从指令获取到执行的整个数据路径。包括：

- **程序计数器**控制程序流。
- **指令解码器**根据操作码生成控制信号。
- **寄存器文件**用于读取和写入数据。
- **ALU**执行算术和逻辑运算。
- **数据存储器**处理 `load` 和 `store` 操作。

该设计展示了如何通过控制信号调度不同部件的工作，从而完成指令的执行。



这张图展示了一个 **MIPS 处理器的数据路径**，它描述了如何处理指令执行、分支、数据存取以及处理中断。以下是对图中各部分的详细解释：

1. 程序计数器 (PC) 和程序流控制：

- **PC (Program Counter)**：程序计数器存储着即将执行的指令的地址。每次执行一条指令后，`PC` 会更新，指向下一条指令。
- PCSrc

  ：这个信号决定

  ```
  PC
  ```

  的更新方式。

  ```
  PCSrc
  ```

  有两个可能的来源：

  - **`PCSrc = 0`**：正常执行，程序计数器加4，跳转到下一条指令。
  - **`PCSrc = 1`**：跳转到目标地址，通常是分支或跳转指令执行时。

2. 指令获取 (Instruction Fetch)：

- **Instruction Memory**：指令存储器根据 `PC` 地址读取指令。指令从 `Addr` 输入，输出到 `Instr`，然后传递到 **Decoder**（解码器）进行处理。

3. 指令解码 (Instruction Decode)：

- **Decoder**：解码器解析指令中的操作码（opcode）和功能码（funct），并根据这些信息生成控制信号来指导数据路径中的其他部分。
- **RegDst**：决定写入哪个寄存器。如果 `RegDst = 0`，则选择寄存器 `Rt`；如果 `RegDst = 1`，则选择寄存器 `Rd`。
- **RegWrite**：控制是否允许将数据写入寄存器。

4. 寄存器文件 (Registers)：

- **Registers**：寄存器文件保存程序的数据。在这里，`Rs` 和 `Rt` 寄存器的数据会被读取并送入到 **ALU** 进行运算。
- **Read data 1** 和 **Read data 2**：这两个信号分别表示从寄存器文件中读取的两个操作数。

5. ALU (算术逻辑单元)：

- **ALU**：根据 `ALUOp` 信号执行各种算术或逻辑操作，如加法、减法等。
- **ALUSrc**：控制 ALU 的第二个操作数。如果 `ALUSrc = 0`，ALU 使用寄存器 `Rt` 中的数据；如果 `ALUSrc = 1`，ALU 使用扩展后的立即数（`imm`）。
- **ALUOp**：指示 ALU 执行什么操作（如加法、减法等）。

6. 数据存储器 (Data Memory)：

- Data Memory

  ：存储器用于读取或写入数据。控制信号

  ```
  MemRead
  ```

  和

  ```
  MemWrite
  ```

分别用于决定是否读取或写入数据。

- **MemRead = 1**：从数据存储器读取数据。
- **MemWrite = 1**：将数据写入数据存储器。

7. 处理中断 (Interrupt Handling)：

- **EPC (Exception Program Counter)**：在发生中断时，`EPC` 存储当前的 `PC` 值，以便中断处理后可以从正确的位置恢复执行。
- **TakenInterrupt**：当中断信号激活时，这个信号表示处理器应暂停当前程序执行并处理中断。
- **Next_PC**：当发生中断或异常时，`next_PC` 可以根据异常类型来更新程序计数器的值，通常跳转到中断处理程序的入口地址。

8. 中断服务例程 (Interrupt Service Routine, ISR)：

- **Timer**：计时器模块用于生成定时器中断信号（`TimerInterrupt`），处理器可以根据这个信号来决定是否需要处理中断。
- **TimerAddress**：定时器的地址，用于在发生定时器中断时指定中断处理程序的地址。

9. 控制信号 (Control Signals)：

- **mtc0** 和 **mfco**：`mtc0` 用于写入到协处理器 0 寄存器，`mfco` 用于从协处理器 0 读取数据。这些信号与中断和异常处理相关，控制异常处理流程。

总结：

这张图描述了 MIPS 处理器的数据路径，重点展示了指令执行、数据运算、存储器访问以及如何处理中断。图中的 **PC** 控制程序流，**ALU** 执行数据运算，**Data Memory** 进行数据读写操作，而 **EPC** 和 **Timer** 用于处理中断和异常。这些组件通过各种控制信号（如 `MemRead`、`RegWrite`、`PCSrc` 等）协同工作，确保指令的正确执行和中断的处理。

处理器的执行流程由解码器和控制信号来管理，指令在流水线中经过多个阶段，从获取、解码、执行到存取存储器，每个阶段都有相应的硬件组件和控制信号。