

- □A tarefa deste trabalho será fazer a prototipação em FPGA do processador MIPS
 - Utilizaremos as Block RAMs do FPGA para implementar a memórias de instruções e dados



□ A memória fornecida (Memory.vhd) está descrita de maneira que o sintetizador (XST) faça a inferência de block RAMs
 □ Desta maneira as memórias serão implementadas utilizando os blocos de RAM internos ao FPGA ao invés de utilizar LUTs
 □ O número de palavras das memórias é especificados através do parâmetro generic SIZE


Disponibilidade de Block RAM no FPGA Spartan-6 LX16: 72000 Bytes

- O arquivo de imagem pode ser gerado pelo MARS (mesmo arquivo utilizado na simulação VHDL)
- Cada linha do arquivo de imagem da memória corresponde a uma palavra
- O arquivo de imagem das memórias deve conter um número de linhas igual ou maior que a profundidade da memória (parâmetro SIZE)
- Exemplo



□Visto que as *block* RAMs do FPGA tem leitura síncrona, é necessário que ela opere nas bordas de descida do *clock* do processador para fins de sincronia

Ajustar comentários relativos à leitura em Memory.vhd a fim de tornar a leitura síncrona



- □A prototipação será feita utilizando a placa Nexys 3 (NUPEDEE)
 - Nesta placa o FPGA opera a 100MHz, no entanto nosso projeto deve operar a 50 MHz
 - Para dividir a frequência da placa utilizaremos um dos DCMs (Digital Clock Manager) do FPGA




- □Para utilizar o DCM do FPGA, deve-se adicionar ao projeto componente *ClockManager*
 - ClockManager.vhd (moodle)


- □Para simular componentes internos do FPGA (e.g. DCM) será necessário utilizar a biblioteca UNISIM
 - Moodle: unisim.zip (descompactar)
 - Para adicionar biblioteca no Modelsim
- □ Abrir o menu de contexto do painel *Library* e selecionar
 New → Library



- □Para simular componentes internos do FPGA (e.g. DCM) será necessário utilizar a biblioteca UNISIM
 - Moodle: unisim.zip (descompactar)
 - Para adicionar biblioteca no Modelsim
- \square Abrir o menu de contexto do painel *Library* e selecionar $New \rightarrow Library$
- Marcar a opção
 "a map to an existing library",
 Adicionar o nome da library
 Selecionar o diretório da library




- □Para simular componentes internos do FPGA (e.g. DCM) será necessário utilizar a biblioteca UNISIM
 - Moodle: unisim.zip (descompactar)
 - Para adicionar biblioteca no Modelsim
- □ Abrir o menu de contexto do painel *Library* e selecionar
 New → Library
- Marcar a opção
 "a map to an existing library",
 Adicionar o nome da library
 Selecionar o diretório da library
- □ Compilar (Refresh)■ É necessesário compilar apenas uma vez




□Para simular projetos que utilizam o DCM, é necessário alterar a resolução do simulador Modelsim antes de iniciar a simulação



Selecionar o *test bench* — Setar a resolução para *ps*




□Para que seja possível verificar o funcionamento da prototipação utilizaremos os *displays* da placa



DCM

Block RAMs

□ Implemented design
□ Spartan 6 (LX16)



□Aplicação

- Implementar um contador hexadecimal com incremento de 1 segundo
- Considerar o tempo de execução das instruções e a frequência a fim de atingir um incremento o mais próximo possível de 1 segundo

□Sequência sugerida para o desenvolvimento

- Adicionar DCM e sincronização do reset ao projeto atual e simular
- 2. Criar a entity MIPS_FPGA_TEST contendo MIPS, memórias, DCM e sincronização do reset. Criar test bench para gerar clock e reset para a entity MIPS_FPGA_TEST e simular
- 3. Adicionar a parte relativa à interface com os displays e simular
- 4. Prototipar
 - Os arquivos de imagem das memórias devem estar no mesmo diretório do arquivo Memory.vhd
 - Atenção aos warnigs!