
Projeto de Sistemas Digitais Introdução

Henrique do Nascimento Cunha, MSc.

Introdução

- Níveis de abstração
- Métodos de descrição do projeto
- SystemVerilog
 - Exemplos
 - Meio somador
 - Somador Completo
 - Somador de 4 bits

Níveis de abstração



Níveis de abstração

- System Level: Definição de partições e suas interfaces
- Algorithm (ou Behavioral) Level: Modelagem comportamental com linguagem de programação de alto nível
- RTL (*Register Transfer Level*): Define a microarquitetura e separação entre controle e *datapath*
- Logic (ou Gate) Level: O projeto é descrito como uma netlist de portas lógicas (AND, OR, NOT, etc.) e elementos de armazenamento
- Circuit (ou Layout) Level: No nível de layout, o projeto é definido como uma rede de portas e registradores instanciados a partir de uma biblioteca de tecnologia, que contém informação de atraso (próprio da tecnologia) para cada porta

Métodos de descrição do projeto

- Diagrama esquemático (ou de blocos)
- Vantagens:
 - Descrição em formato visual
 - Pode ser formal e simulável
 - Fácil de entender
- Muitas desvantagens para sistemas complexos
 - Dificílimo de depurar
 - Fica simplesmente grande demais para dar conta de todos os aspectos

Métodos de descrição do projeto

- Descrição com HDL
 - Descreve um sistema digital de forma textual
 - Sua simulação pode ser automatizada dentro do fluxo de projeto
 - Permite a entrada em todos os níveis de abstração, exceto o nível de sistema (SystemVerilog)
 - Sistemas complexos agora podem ser descritos em alguns milhares de linhas de código
 - Depuração menos dolorosa


- Todo ASIC (Application Specific Integrated Circuit) é projetado usando
 - SystemVerilog
 - Mais simples e poderosa
 - Parece um pouco com C
 - Abrange vários níveis de abstração
 - VHDL
 - Nível de abstração a partir do RTL
 - Complicada
- Vamos usar SystemVerilog
 - Um subconjunto de SystemVerilog pode ser sintetizado para produzir uma netlist para FPGA
 - Como usar?

Como usar?

- O projeto é descrito usando SystemVerilog
- Simulado exaustivamente para verificar a funcionalidade
- Sintetizado
- Análise temporal
- O resultado da síntese é simulado novamente para garantir que os possíveis erros introduzidos pela síntese sejam corrigidos
- Aí sim, partimos para o layout

- Como usar?
 - O projeto é descrito usando SystemVerilog
 - Simulado exaustivamente para verificar a funcionalidade
 - Sintetizado
 - Análise temporal
 - O resultado da síntese é simulado novamente para garantir que os possíveis erros introduzidos pela síntese sejam corrigidos
 - Aí sim, partimos para o layout


- Vamos começar com um projeto simples
 - Soma binária
 - Três estruturas
 - Meio-somador
 - Somador completo
 - Somador de vários bits (*Ripple Carry*)




• Como implementar um meio-somador:

$$S = A \oplus B$$


$$C = A \cdot B$$



Somador Completo



• Somador Ripple-Carry de 4 bits a partir de 4 somadores completos



Meio Somador em SV:

```
module meio somador(a, b, s, c);
   input a, b;
   output s, c;
   assign s = a ^ b;
   assign c = a \& b;
endmodule
```

Somador completo a partir de meio-somador:

```
module somador completo(a, b, cin, s, cout);
   input a, b, cin;
   output s, cout;
   wire sm, cm, ct
   meio somador MS1(a, b, sm, cm), MS2(sm, cin, s, ct);
   assign c = ct \mid cm;
endmodule
```

Somador 4 bits Ripple-Carry:

```
module somador 4(b, a, c0, s, c4);
   input [3:0] b, a;
   input c0;
   output [3:0] s;
   output c4;
   wire [3:1] c;
   somador completo SCO(b[0], a[0], c0, s[0], c[1]),
                     SC1(b[1], a[1], c[1], s[1], c[2]),
                     SC2(b[2], a[2], c[2], s[2], c[3]),
                     SC3(b[3], a[3], c[3], s[3], c4);
```

endmodule

- Atividade:
 - o Projete e implemente:
 - Um meio subtrator
 - Um subtrator completo
 - Um subtrator de 4 bits

- Tipos de dados básicos:
 - o wire: Declara um fio ou barramento
 - Declaração:
 - wire a; // 1 fio chamado "a"
 - wire[31:0] a; // barramento a de 32 bits
 - wire[7:0] rgb[2:0]; // um array de barramentos
 - Uso:
 - Conectar componentes de um design
 - Pode ser lido
 - Não pode ser escrito em uma função ou bloco
 - Não armazena valor
 - Pode assumir um valor por meio de lógica combinacional
 - o wire a;
 - \circ assign $a = c \mid d$

- Tipos de dados básicos:
 - o reg: Declara uma variável que guarda seu valor entre atribuições procedurais. Não significa necessariamente um registrador físico.
 - Declaração:
 - reg a; // 1 registrador chamado "a"
 - reg [31:0] a; // registrador de 32 bits
 - reg [7:0] rgb[2:0]; // um array de registradores de 8 bits
 - Uso:
 - Guardar valores
 - Pode ser lido
 - Pode ser escrito em função ou bloco
 - Pode ser usado para exercer a função de um registrador físico

- Bloco always
 - Serve para descrever eventos que devem acontecer sob determinadas condições
 - O Definição:

```
always @(lista_sensibilidade_1, lista_sensibilidade_1, etc)
begin
   /* Este bloco de sentenças é ativado sempre que qualquer
   das variaveis lista_sensibilidade muda de valor */
end
```

• Bloco always - Exemplo

module mux2to1 (f, a, b, sel);
 output f;
 input a, b, sel;
 reg f;
 always @(a or b or sel)
 f= ~sel ? a : b;
endmodule

endmodule

• Bloco always - Exemplo

module mux2to1 (f, a, b, sel);
 output f;
 input a, b, sel;
 reg f;
 always @ (a or b or sel)
 f = ~sel ? a : b;
Lista de sensibilidade

- Podemos utilizar sentenças procedurais com estilo de linguagem de alto nível (HLL) para implementar lógica.
- Considere o exemplo do mux 2 para 1

```
module mux(f, a, b, sel);
   output f;
   input a, b, sel;
   rea f;
   always@(a or b or sel)
   endmodule
```

A execução disso não é como a de uma linguagem de programação imperativa de alto nível.

O sintetizador vai olhar para isso e decidir qual circuito melhor implementa essa condição.

- Atribuição procedural
- No interior de um bloco initial ou always sum= a + b + cin;
- Tal como C: O lado direito é avaliado e atribuído ao lado esquerdo antes que a próxima sentença seja avaliada
- A sentença do lado direito pode conter fios (wires) e/ou regs
- A do lado esquerdo tem que ser um reg
- (apenas primitivas ou atribuições contínuas podem atribuir valores a fios)

• Projeto assíncrono

```
always @ (reg_1,reg_2,reg_3)
begin
   \\ Sentenças aqui
end
```

Usado para definir lógica combinacional e latches

```
case
always@(*)
   case (net)
       valor 1:
          begin
              acao_1;
           end
       valor_2:
          begin
              acao 2;
           end
   endcase
```


```
Exemplo de case
module decode7seg (input [3:0] entrada,
 output reg [0:6] saída);
    always @ (entrada)
    begin
        case (entrada)
        4'd0: saida= 7'h7E;
        4'd1: saida= 7'h30;
        4'd9: saída = 7'b1111011
    end
 endmodule
```

Operadores Aritméticos	
+	Adição
-	Subtração
*	Multiplicação
1	Divisão
%	Módulo


Operadores Booleanos	
&&	AND lógico
!	Not lógico
II	OR lógico
&	AND bit-a-bit
~	NOT bit-a-bit
I	OR bit-a-bit
۸	XOR bit-a-bit

Operadores Unários	
&(variável)	AND unário
~(variável)	NOT unário
(variável)	OR unário
^(variável)	XOR unário

- Atividade 1
- Mostrar caracteres nos displays de 7 segmentos



- Um latch é um elemento de armazenamento sensível ao nível de um entrada
- Como fazer latches?




```
// A gated RS latch
module part1(Clk, R, S, Q);
   input Clk, R, S;
   output Q;
   wire R_g, S g, Qa, Qb /* synthesis keep */;
   assign R g = R \& Clk;
   assign S g = S \& Clk;
   assign Qa = ^(R g | Qb);
   assign Qb = ^(S g | Qa);
   assign Q = Qa;
endmodule
```


```
// A gated RS latch
module part1(Clk, R, S, Q);
   input Clk, R, S;
   output Q;
   wire R_g, S g, Qa, Qb /* synthesis keep */;
   and (R g, R, Clk);
   and(S g, S, Clk);
   nor(Qa, R g, Qb);
   nor(Qb, S g, Qa);
   assign Q = Qa;
endmodule
```

```
// A gated RS latch
module part1(Clk, R, S, Q);
   input Clk, R, S;
   output Q;
   wire R_g, S g, Qa, Qb(/* synthesis keep */)
   and (R q, R, Clk);
   and(S g, S, Clk);
                                   O que é isso?
   nor(Qa, R g, Qb);
   nor(Qb, S g, Qa);
   assign Q = Qa;
endmodule
```


- /* synthesis keep */
 - o É uma diretiva de compilação
 - O Ela serve para tornar os sinais internos disponíveis para observação
 - O Se você não colocar, o sintetizador da Altera vai usar uma 4-LUT (LookUp table de 4 entradas) para implementar o circuito. Assim:




/* synthesis keep */
Ao colocar essa diretiva, seu circuito fica assim:



• Exercício: Construa e simule um latch tipo D



• Flip-flop master-slave tipo D



- Projeto síncrono
 - Além dos registradores, precisamos definir a borda que ativará o circuito sequencial


```
// Borda de subida
always @ (posedge clk)

// Borda de descida
always @ (negedge clk)
```

- Projeto síncrono
 - Em blocos always só podemos manipular regs
 - O Entradas, saídas e fios são nets. Estes não
 - o armazenam valores. Para armazenar valores é preciso defini-los novamente como reg.

```
// Saída registrada
output reg saida 1;
```

• Contador



• Como fazer o sintetizador inferir um contador?

```
reg cont;
...
cont <= cont + 1;
...</pre>
```

• Como fazer o sintetizador inferir um contador?


```
reg cont;

cont <= cont + 1;

O que é isso?
É um tipo de operador de atribuição diferente do que já vimos.
```


```
Atribuição bloqueante
module blocking (clk,a,c);
   input clk;
   input a;
   output c;
   wire clk, a;
   reg c, b;
   always @ (posedge clk)
       begin
          b = a;
          c = b;
       end
endmodule
```

• Atribuição bloqueante: Que hardware é gerado por isso?



```
Atribuição não bloqueante
module non blocking (clk,a,c);
   input clk;
   input a;
   output c;
   wire clk, a;
   reg c, b;
   always @ (posedge clk)
       begin
          b <= a;
          c <= b;
       end
endmodule
```

Atribuição não bloqueante: Que hardware é gerado por isso?




```
• Contador de 8 bits
module counter8(clk, rst n, cont);
   input clk, rst n;
   output [7:0] cont;
   reg [7:0] cont;
   always@(posedge clk)
   begin
       if (!rst n)
          cont <= 0;
       else
          cont <= cont + 1;
   end
endmodule
```

- Clock da placa
 - o 27MHz
 - o 50MHz
- Muito rapido para ver funcionando
- Precisamos diminuir essa velocidade
- Como?
 - O Divisor de frequência
 - O Várias formas de implementar
 - O Supondo um clock de 50MHz a mais simples é ter um (no nosso caso segundo) contador que vai contar 50 milhões de pulsos de clock antes de dar rodar o restante do bloco always 1 vez
 - O Dessa forma, teremos um clock de 1 segundo


Contador de 8 bits module counter8(clk, rst n, cont); // Mesma definição de inputs outputs do anterior reg [24:0] cont2; always@(posedge clk) begin if (!rst n) begin cont <= 0; cont2 <= 0; // Divisor de frequencia</pre> end else begin // Conta 50 milhoes antes de incrementar if (cont2 == 25'd50000000)begin cont <= cont + 1; cont2 <= 0; end else $cont2 \le cont2 + 1$: end end

endmodule

- ULA com saída registrada
 - O Primeiro faremos um somador com saída registrada




- ULA com saída registrada
 - O que precisamos fazer para adicionar a operação de subtração?




- O tipo enum
 - É possível declarar um tipo de dados enumerável
 - Serve para restringir um tipo de dados a valores conhecidos e nomeáveis
 - Exemplos:
 - enum {RED, GREEN, BLUE} color;
 - Nesse caso RED terá valor 0, GREEN terá valor 1 e BLUE terá valor 2
 - enum reg [1:0] {idle=2'b00, start=2'b01, wait=2'b10, stop =
 2'b11} states;
 - typedef enum {red, yellow, green} colors_t;
 - colors_t lightsRoadA, lightsRoadB;


- Máquinas de estados finitas
 - De Loops não tem o mesmo uso em HDL em relação a linguagens de programação imperativas
 - Além disso, algumas operações devem ser divididas em vários ciclos de clock
 - Isso pode deixar as operações mais ineficientes
 - Porém economiza área do chip
 - O Usando dispositivos altera, é possível inferir vários tipos de FSM
 - O Mealy state machine
 - Moore state machine
 - o Safe state machine
 - o User encoded machine
 - All synchronous safe state machine
- Atividade:
 - Ver como cada máquina de estados funciona e alterar seus estados para usar Enum


- Como implementar memória?
 - A placa que dispomos inclui blocos M10K, onde cada um contém 10240 bits de memória
 - Existem outros tipos de blocos em outros tipos de placa. Consulte antes de usar!
 - O Um termo comum para uso de memória é o seu *aspect ratio*: largura (em bits) x profundidade (em palavras)





- Como implementar memória?
 - O Podemos inferir a memória
 - Ou podemos criá-la na mão, usando o catálogo de IPs da Altera
 - Tools>IP Catalog
 - Ele deve abrir uma janela no canto direito (se já não estiver aberta)
 - Basic Functions>On Chip Memory>RAM: 1-PORT

















- Depois disso seu módulo de memória está pronto para ser instanciado e usado.
- Vamos fazer isso agora!
- Faça uma memória como descrito no tutorial
- Adicione um conteúdo nela com um arquivo .mif
- Crie um módulo top-level que instancia essa memória
- Leia o conteúdo da memória e escreva na saída do seu módulo
- Para colocar na placa, associe a pinagem correta para endereçar a memória com as chaves
- a cada ciclo de clock escreva o conteúdo daquele endereço nos LEDs ou no display de sete segmentos

- Como inferir memória?
 - O Quartus hoje oferece templates para vários tipos de circuitos que podem ser inferidos
 - o Edit>Insert Template
 - O Verilog HDL>Full Designs>RAMs and ROMs>Single Port RAM
 - O No mesmo menu de templates dá pra ver como inicializar memória com origem em inferência
- Tarefa: Inferir, inicializar e simular memória RAM