



#### 数字集成电路设计课程设计

第6组

# 高性能FFT芯片设计

罗恬 齐奕翔 杨文曦

Shanghai Jiao Tong University, F1703901 Sunday, May 10, 2020 https://github.com/VenciFreeman/FFT\_ChipDesign

#### TOC

设计规范简介

逻辑综合策略与结果

性能分析与结构设计

物理实现与结果分析


RTL模型与仿真验证

任务分工与设计总结

# 设计规范简介

SPEC

### 功能描述Function Description



16点 基-4 FFT运算

### 功能描述Function Description



运算数据的实部虚部均为17 bit 而旋转因子的实部与虚部为8 bit

# 时序过程 Timing Process

														各模均	<del>본</del>														
时钟周期	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16	17	18	19	20	21	22	23	24	25	26	27	28	29
输入	第N组输入数据到REG1							第N+1组输入数据到REG1																					
计算	两级蝶形运算							/																					
输出	第N-1组从REG3输出数据           第N-1组从REG3输出数据							第N组从REG3输出数据																					
	REGISTER																												
0	第N组输入						第N+1组输入																						
1	蝶形运算中间值																												
2		第N-2组输出 第N-1组输出										第N组	1输出																

## 性能描述Performance Description

135 MHz

工作频率

5.25×10<sup>-6</sup>mJ

单次FFT能耗

41988

次/(mm²·mW·s)

面积单位功耗时间

FFT操作数


4.535456 mm<sup>2</sup>

面积开销

## 性能分析与结构设计

**Performance & Structure** 

## 面积估算Area Estimation



76μm×23+210μm×2

22×23

管脚数量

输入管脚34输出管脚34时钟信号1使能信号1管脚供电8内核供电12

 $2.168 \ mm imes 2.092 \ mm = 4.535456 \ mm^2$  0.18  $\mu$ m工艺

#### 性能估算Performance Estimation


 $8.445946 \times 10^6$ 

每秒FFT运算次数

510.51 × *MB/s* 平均带宽

4.594594595 × 10<sup>9</sup> bps 流水吞吐率


# 硬件结构 Hardware Structure



## RTL模型与仿真验证

**RTL Model & Simulation Verification** 

#### 仿真验证Simulation Verification



#### 单次运算结果和流水运算结果均正确

## 逻辑综合策略与结果

DC

# 逻辑综合流程与参数设置DC Process & Parameters setup

设计优化约束

编译策略

读入设计

指定库文件

定义环境

设计工艺	时钟周期	I/O延时	时钟延时	不确定时钟	过渡时钟	最大过渡	工作电压	运行温度
0.18 um	7.4 ns	3.7 ns	4.3 ns	0.5 ns	0.2 ns	3 ns	1.62 V	125 ℃

# DC综合结果DC results

clk slack (MET)	0.00 ns
Total Area	3726936.833315 um^2
Net Switching Power	1.1317 W
Violation	0
Leaf Cell	16473
Total Number of Nets	18037

## 物理实现与结果分析

ICC

#### ICC设计步骤ICC Process

布局规划

时钟树综合

**Design Planning** 

CTS

布局


布线

**Placement** 

Route

芯片概览与Slackchip Overview & slack

Slack	input (ns)	output (ns)	clk (ns)
data_setup	_	_	0.48
data_setup_zic	1.43	0.48	1.19
floorplan	0.95	-1.02	-1.39
placement	1.01	0.59	0.19
cts_only_psyn	1.26	0.82	0.62
cts_only_cts	1.26	0.83	0.36
route_initial	1.35	0.88	0.65
route_final	1.35	0.85	0.01




# 面积Area


项目	面积或长度
Combinational Area	1477888.208778 um^2
Non-combinational Area	154248.498180 u <mark>m^2</mark>
Net Area	0.000000 um <mark>^2</mark>
Net X Length	620954.62 n <mark>m^2</mark>
Net Y Length	666869.44 nm
Cell Area	1632136.706 <mark>958 um^2</mark>
Design Area	1632136.70 <mark>6958 um^2</mark>
Net Length	128782 <mark>4.00 nm</mark>
Total Area	469530 <mark>0.72 um^2</mark>

## 电压降与功耗Voltage Drop and Power

项目	电压或功耗
Global Operating Voltage	1.62 V
Cell Internal Power	33.6445 mW
Net Switching Power	12.7067 mW
Total Dynamic Power	44.3512 mW
Cell Leakage Power	26.0446 uW




#### 拥塞Congestion



Placement Detail Route Track Assignment Global Route

# 资源使用 Utilization



项目	数量或利用率
Module Cells	16240
Pins	91614
IO Pad Cells	90
IO Pins	70
Nets	18151
Average Pins Per Net	3.0535
Total Std Cell Area	514936.70 um^2
Total Pad Cell Area	1612800.00 um^2
Std cells utilization	18.10%
Cell/Core Ratio	18.10%
Cell/Chip Ratio	45.32%
Number of Cell Rows	350

## 任务分工与设计总结

Work division & Summary

## 任务分工Work Division

组员	代码编写	逻辑综合	物理实现	其他工作
罗恬	串并转换模块 中间存储模块 明确运算逻辑 Debug	相关文件debug 实现135 MHz	相关文件debug 实现135 MHz	撰写报告
齐奕翔	乘法器 运算模块 测试模块 运算模块 Debug	编写相关文件 实现82 MHz	编写相关文件 实现82 MHz	撰写报告
杨文曦	运算模块 乘法器 整合代码 Deubg	相关文件debug 实现135 MHz	相关文件debug 实现135 MHz	撰写报告 组织团队协作 准备展示材料

\*未列出的部分,入架构设计、测试向量的准备等均为团队共同合作完成。

#### 串并转换


结构设计管脚数量过多,芯片面积过大

电路的计算结果不正确

时序模块数据传输不同步,拖慢运算速度

芯片工作频率过低

芯片电压降问题



Debug

结构设计管脚数量过多, 芯片面积过大

电路的计算结果不正确

时序模块数据传输不同步, 拖慢运算速度

芯片工作频率过低

芯片电压降问题

蝶形运算

乘法器

串并转换

控制模块

testbench

•••


结构设计管脚数量过多, 芯片面积过大

电路的计算结果不正确

时序模块数据传输不同步, 拖慢运算速度

芯片工作频率过低

芯片电压降问题



结构设计管脚数量过多, 芯片面积过大

电路的计算结果不正确

时序模块数据传输不同步, 拖慢运算速度

芯片工作频率过低

芯片电压降问题

乘法计算 → 组合逻辑状态机移位乘法


结构设计管脚数量过多, 芯片面积过大


电路的计算结果不正确

时序模块数据传输不同步,拖慢运算证

芯片工作频率过低

芯片电压降问题





### 参考资料References

- [1] Siva Kumar Palaniappan, et al. Design of 16-point Radix-4 Fast Fourier Transform in 0.18µm CMOS Technology [J]. American Journal of Applied Sciences 4(8): 570-575, 2007
- [2] N. Weste, M. Bickerstaff, et al. A 50MHz 16-point FFT processor for WLAN application: IEEE 1997 Custom Integrated Circuits Conference: 457-460, 1997
- [3] 丁晓磊等. 16点基4-FFT芯片设计技术研究[J]. 信息技术. 64-71, 2007(1)



# Thanks for watching.

Slides designed by Venci Freeman Sunday, May 10, 2020 https://github.com/VenciFreeman/FFT\_ChipDesign