VLSI System Design (Graduate Level) Fall 2020

HOMEWORK II REPORT

Must do self-checking before submission:	
☐ Compress all files described in the problem into one tar	
☐ All SystemVerilog files can be compiled under SoC Lal)
environment	
☐ All port declarations comply with I/O port specification	S
Organize files according to File Hierarchy Requirement	
☐ No any waveform files in deliverables	
Student name: <u>周昱佑</u> 杜冠勳	
Student ID: <u>N26090180</u> <u>N26094883</u>	

Summary:


1.	AXI.sv verification(jaspergold)	DONE
2.	CPU_wrapper.sv verification(jaspergold)	DONE
3.	SRAM_wrapper.sv verification(jaspergold)	DONE
3.1	IM=slave1(ID=0)	DONE
3.2	DM=slave2(ID=1)	DONE
4.	Outstanding	1 (In order)
5.	Burst operation	Single transfer only
6.	Transfer type:	No burst transfer
7.	Synthesis	DONE
7.1	Prog0 before and after Synthesis	PASS
7.2	Prog1 before and after Synthesis	PASS
7.3	Prog2 before and after Synthesis	PASS
7.4	Prog3 before and after Synthesis	PASS
8.	superlint	99.24%

● 分工:


姓名	周昱佑 (50%)	杜冠勳 (50%)
負責工作	AXI	AXI
	SRAM Wrapper	CPU Wrapper

• Architecture:


此次 AXI 的設計架構以狀態機來做訊號線的控制與讀存資料,以這樣設計的原因為較易於做判定是否要維持訊號與 cpu 的 stall,同時在 debug 能較清楚的觀察到是哪個狀態的判定上出了問題,狀態的切換依照 spec 上描述,以 valid 與 ready 為主,在 slave 端會驗證 ID 與 ADDRESS 的正確性給予 RESP 為 OK 或 DECERR,中間 AXI 的部分以 arbiter 來決定優先執行的部分,設計上以 master_dm 優先於 master_im,write 優先於 read。



Slave:



1. Read FSM



hand_sharking_signal 2'b00 : finish (default state) ARREADY=1'b0 RLAST=1'b0 RVALID=1'b0

2'b01 : AR (get ID or address) ARREADY=1'b1

2'b10 : access memory (read "Data" from memory)

2'b11 : R (return respon of write)
RRESP=((ID is self_ID)&&(addr is in range))?2'b00:2'b11
RID=ID
RLAST=1'b1
RVALID=1'b1

memory_data 2'b00 : keep signal


2'b01 : get "address" "ID" from master addr<=(read or write)?ARADDR:AWADDR ID<=(read or write)?ARID:AWID

2'b10 : memory control and "write" data to memory CS<=1'b1 OE<=(read or not)?1'b1:1'b0 WEB<=(write or not)?WSTRB:4'b1111 A<=addr[13:0]

DI<=(write valid)?WDATA:32'd0


2'b11 : get "read" data RDATA=(read or not)?DO:RDATA

2. Write FSM




在設計上,有 hand sharking 訊號才會進入下一個 state,抓取 master 端送過來的 data 則也是以達到 ready 與 valid 同時拉為 1 時才抓取,並存入 reg 中保持穩定,state 01 為 AW 或 AR 抓取 data, state 10 為 W 或 R 抓取 master 送過來要寫入 memory 的 data(LW、LB)與訪問 memory 取得正確 address 上的 data(SW、SB),當為 read 時,則會在 state 11 時把 state 10 取得的 data 送出並 是 RREADY 訊號,並回傳 RRESP,在 write 時,state 10 則會寫入 data,並直接進入 state 11 傳送 BVALID 訊號與 BRESP。

Master:





1. Master_write




2. Master_read









1. write_read_aribitor



2. read_fsm



3. write_fsm



Major problem & resolutions :

Slave:

- RVALID、ARREADY、AWREADY等訊號線為unstable?
 <sol.>等待master端送出相對應的hand sharking訊號才進入下一個狀態。
- 2. RID、RDATA、BID等資料為unstable?<sol.>在轉換與接收data的state時才做改變並將資料栓鎖進reg中,其他時候則輸出栓鎖的數值。
- 3. 輸入訊號線出現亂跳的現象 · port與線的數值不相同? <sol.>檢查top.sv的接線 · 發現有誤 · 下次接完後要再細心的檢查 ·
- 5. Read data時,資料沒有在cpu stall時回傳,反而多延後一個stall區間才收到?
 - <sol.>當memory在讀出資料時,address送入為1個clock,送出資料 (RDATA)為1個clock,所以在狀態機state10時,多停留1個clock讓資料被 讀出並在state11時將資料送出。
- 6. 收到的address在某些時候讀錯data? <sol.>由於我們原先處理address為cpu做完除以4後才傳出給slave,但是在做prog0時發現master_dm會去讀slave_im的數值,造成我們事先處理的address會使AXI的abiter開錯通道,使資料讀錯並回傳,再改成由slave端統一處理時已經解決。

> AXI:

Output訊號unstable(aw、arvalid與aw、arready)?
 <sol.>由於在沒有選擇到要開啟通道的slave與master,jaspergold仍然會給予訊號,所以需要將其輸出的訊號做栓鎖,若有出現hand sharking的時候才能改變其訊號。

2. valid與ready訊號的先後順序?

<sol.>測試 jaspergold時,valid與ready訊號並沒有指定先後,若valid訊號先送出,則要保持與其一同送出的資料,所以加上一個flip-flop與狀態機來做資料的幹鎖。

3. AR、R與AW、W的先後順序問題?

<sol.>由於AW和W可以同時送出,但是AR與R有先後送出的問題,由於我們在設計通道上,但是jaspergold會提前拉起B與R的hand sharking訊號,如此,則會出現通道過早關閉,所以將read與write的hand sharking訊號放入arbiter內來做通道的開闢判定。


4. Decoder條件沒有寫滿?

<sol.>造成latch產生與訊號線的值可能亂跳,在問題1.有提到的栓鎖問題有解決但是仍要把沒用到的線補上,防止產生latch。


Results of verification :

Max pending number : 1


1. Master wrapper:




2. AXI:



3. SRAM wrapper:





Total line of code: 7330

Total line of warning: 55 (47+7+1)


**Correct rate of code : (7330-55)/7330=0.992496 (99.24%)


修正錯誤與 warning:

1. Master 端的送出 hand sharking 訊號有 latch 產生,有 53 條 warning,補齊訊號線在 always_comb 後,已被修正。

2. 上圖所示的 47 條 warning,為 file formate 上的問題,檔案的命名上為該 warning 出現的原因,由於檔案命名不影響,故按照其設計命名沒有做修正。

♦ Test for Prog0~3





```
56] = 4db52726, pass
     57] = 514c9dfd, pass
] MC
   58] = 55507b33, pass
    59] = 55f54ad2, pass
MC
] MC
   60] = 5d2b5714, pass
    61] = 5fc5592e, pass
DM[ 62] = 5fd797ec, pass
DM[ 63] = 75fef64b, pass
                                                / 0.0
         **
         ** Congratulations !! **
                                       **
         ** Simulation PASS!!
         **
                                             \ m____
Simulation complete via $finish(1) at time 15204455 NS + 2
./sim/top tb.sv:88 $finish;
ncsim> exit
[khduh@ncku N260XXXXX]$
Applications Places System 😻 🗟 🗷
                                                                (4) if. Wed Nov 11, 4:50 PM vsd2055
```

```
DM[
        0] = 371ee447, pass
DM[ 1] = fffff739, pass
                Congratulations !!
                Simulation PASS!!
 0] = 371ee447, pass
1] = ffffff739, pass
```

```
DM[
     0] = 00000003, pass
                                         / 0.0
          Congratulations !!
          Simulation PASS!!
Simulation complete via $finish(1) at time 1158105 NS + 2
./sim/top tb.sv:87 $finish;
ncsim> exit
```

Synthesis:

合成上我們使用的 clock cycle 為 20ns,結果如下附圖

```
pw/CPU1/ais/s/sc2_data[1] (alu_in_selector)
cpw/CPU1/ais/sr5/0 (A0222)
cpw/CPU1/ais/sr5/0 (A0222)
cpw/CPU1/ais/sr5/2 data[1] (alu_in_selector)
cpw/CPU1/ais/sr5/2 data[1] (alu_in_selector)
cpw/CPU1/ais/sr5/2 (livelick)
cpw/CPU1/ard/sr5/2 (livelic
# A famout number of 1000 was used for high famout net computations.
  Operating Conditions: BCCOM Library: fsa0m_a_generic_core_fflp98vm40c
Wire Load Model Mode: enclosed
        Des/Clust/Port
                                                                                                          Wire Load Model
                                                                                                                                                                                                                              Library
                                                                                                             enG5000K
                                                                                                                                                                                                                            fsa0m_a_t33_generic_io_ff1p98vm40c
fsa0m_a_generic_core_ss1p62v125c
fsa0m_a_generic_core_ss1p62v125c
fsa0m_a_generic_core_ss1p62v125c
fsa0m_a_generic_core_ss1p62v125c
fsa0m_a_generic_core_ss1p62v125c
            top enG5000

CPU enG30K

forwarding_unit enG5K

alu_in_selector enG5K

alu_rd enG10K

alu_rd_DW01_sub_0 enG5K
                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                16.94
17.15
17.36
17.58
17.79
18.00
18.22
18.43
18.65
19.06
19.20
19.41
19.53
19.53
19.66
        10.00
0.00
0.00 #
0.30
0.00
                                                                                                                                                                                                                                                                                                                                                                  10.00
10.00
10.00
10.30 f
10.30 f
10.30 f
10.30 f
10.30 f
10.40 r
10.54 r
10.75 f
10.75 f
11.13 f
11.52 r
11.71 r
11.81 r
11.91 f
12.13 f
12.55 r
12.55 f
12.90 f
13.31 f
                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             30.00
30.00
30.00 r
29.89
29.89
                                                                                                                                                                                                                                                                                                                                                                                                                                     clock clk (rise edge)
clock network delay (ideal)
cpu/CPUI/stage3_register_out_reg[95]/CK (QDFFRBN)
library setup time
data required time
                                                                                                                                                                                                                                                                                                               0.41
0.00
0.10
0.25
0.21
0.21
                                                                                                                                                                                                                                                                                                                                                                                                                                        data required time
data arrival time
                                                                                                                                                                                                                                                                                                                                                                                                                                      slack (MET)
                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               10.23
```

※於報告的附檔中有截錄 time、power、area 的 txt 檔報告

在執行合成時會看到一些 warning 或 error 的出現,代表有些無法合成的部份或 多餘的 code,例如: 原先在 master wrapper 內 always_ff(posedge clk)begin end, 這種原先在寫 code 時沒有刪除掉的 code, 進行修正。

Lesson learned :

▶ 周昱佑:

在這次的作業中對於 slave 與 master 之間的溝通介面有了更多的了解, 這次我 們所學的為 AXI4.0 的協定,在這之中從 hand sharking 的了解是最主要的設計要 點,當 valid 與 ready 同時為 1 時才能將資料當作正確的讀入或送出,所以我以這 兩種訊號作為狀態機進下一個 state 的條件,這個條件設計原本我並沒有考慮到, 是因為在測試 jaspergold 時,發現到這兩個訊號如果其中一者沒有拉為 1,則另 一者不能放下原本拉起的訊號,由於原本由狀態機的設計是依照 valid 來在給一個 clock time 的 ready,所以在這裡修正進下一個 state 的狀態,並依照 valid 來判 定資料抓取的確認訊號,並用 address 與 AW、ARID 來判定訪問正確的 slave, 由於我負責設計 slave 端的部分,同時考慮到要留一個 clock time 給 memory 作 讀寫的動作,所以考慮到之後合成不能有 multi-edge clock 所以給一個 stage 作 memory 訪問用,另外一個修正點在 AW、ARvalid 同時送入時要先執行哪一個, 所以多用了一個變數 flag 來作判斷,總結來說最後我將送至 slave 的訊號分為 hand sharking(控制、確認)與 data(要以 register 栓鎖),由於一開始對這個協定 不是很了解,所以花了不少時間跟實驗室的同學一起研究了一下 spec 並討論中間 AXI 的設計,並了解到其中並不能用純組合電路的方式來做設計,需要考慮到 master 訪問的優先度、valid 與 ready 訊號先後問題、未被選擇的 interface 訊號 保持的問題等,基本上都要加上 register 來作資料得儲存,在 AXI 最後的設計上 才知道 AW 與 W 是有可能同時送出資料的,所以在 arbiter 上判斷條件又作了點 修下。

在做 prog0 的 debug 時也發現很多沒注意到的,例如:address,若是在 cpu 優先處理好除以 4 再送出,會使 AXI 有判定通道開啟上的錯誤,進而讀錯資料回 傳給 master,另外在 master 端送資料過來時,我的 slave 能否在我所設計的 state 栓鎖住 data 並且保持穩定,同時在 default 時也保持住直到下一次訪問才能 更新栓鎖的 data,這些設計上的小缺漏在整合之後才會看到的。

同時也感謝助教的協助解答了我不少關於 AXI protocol 的問題,讓我對這次陌生的作業學習到不少。

▶ 杜冠勳:

此次作業學習到到了 AMBA AXI 的溝通架構 是以 handshake 的基礎上完成的 而這次作業中我設計了 AXI 架構 以及 CPUWrapper 架構

在設計 AXI 架構時,使用了三個狀態機互相送出訊號去做溝通,三個狀態機分別為 arbitor,讀取,以及寫入,arbiter 收到來自 master 的訊號時,會仲裁出通道使用權, 而沒被選中的通道則是被控制在讀 0, 讀取,以及寫入狀態機 接收來自 arbitor 狀態機的訊號,線決定 slave 端口是否接上。

在設計 AXI 架構時因為過去不好的習慣導致在使用狀態機時產生了 latch 以及一些 recursive 的電路 經過這次的練習修正了許多觀念 也成功設計出來。

在設計 CPUWrapper 架構時 因為要考慮到 cpu stall 住的問題 所以一開始就 有將 CPU 放入 wrapper 中 設計 只是沒想到我把 reset 接為 0 導致等於沒有接上, 但當時候只測 wrapper 時 jg 是有全過的,如附圖,但當跑完 4 個 prog 回去測 jg 時發現不會過了,原因可能如下

我們的 CPU 設計與 Wrapper 溝通 除了 read write 訊號 還有來自 wrapper 的 bus_stall 訊號線,而 bus_stall 訊號線的設計是 當 read write 訊號來時就會拉起,而 dm 優先做的關係 導致在設計 讀寫 dm 的狀態機必須多一個 state 來做為判斷是 否回狀態 0(等候 read write 訊號狀態)的依據

因為如果回到狀態 0 由於 IM 在讀取指令中 造成 pipeline register 會 stall 住 而造成那段時間的 dm_read 或者是 dm_write 為 1 會讓 dm 端口 一直送出 request 造成無窮迴圈 故在這次的設計中 兩個 master 端口有互傳控制訊號的情形出現導致某一些 state 無法被測到(uncover)像是 dm 端口先拉 ARVaild AWVaild 的情形 就不會有

- ▶ 原因一 CPU 會一直讀取指令 故 im read 當初設計為恆拉為一
- ▶ 原因 2 儘管後來有改成在 load_hazard 避免再向 IM 讀取指令 但是考量 到設計的架構,我們將 bus stall 統一在 wrapper 做處理, wrapper 僅會送 一個控制訊號給 cpu 使用不用多作處理 才是符合 wrapper 設計 這導致 我們不用在 cpu 去協調 送出 IM DM Request 的優先順序

另一種寫法則是使用控制 cpu 讀寫的順序進 wrapper,但控制流程較為複雜,而 wrapper 還是要送訊號回來給 cpu 只是狀態機不用多一個 state 判斷 優先順序,而

是 CPU 端口處理,由於我們的設計是選前者,故會讓 CPU 只會有 IM DM 端口同時送出訊號的情形出現,或是單獨 IM 送出請求訊號的情形,造成 jg 有 uncover。在與 CPU 整合上 須注意 bus_stall 情形必須優先於 其他影響 pipeline register 的情形出現 像是 load word 或是 jump 的情况

另外 write_data 回 register 時為了確保資料安全性,亦可在 stall 後一刻再拉起訊號 下一個 posedge clk 即可寫回。