

2021 Digital IC Design Homework 4




Description of your design

運作 流程

附圖為狀態機 一共有四個 STATE 接收到 READY 訊號時 會進入 STORING STATE 將要比較大小的 9 個點 存取進來 存完之後 發出 STORE FINISH 訊號 進入下一個 STATE SORTING 找尋中間值 找尋到之後 發出 SORT_FINISH 訊號將結果存回 MEMORY 而當運算完最後 pixel 進入 DONE STATE




波行圖 當 ready 訊號來時 將 data 依序 存入 register 存滿 9 個值 拉起 訊號 說明 ler 🚹 c1k Ver Ø CS[1:0] > 2 {0, 0, 0, 0, 0, 0, 0, 0, 0} {0,* {0, * {0,* {0, {0, * {0, * {0, * {0, * {0, * {0, * {0, * {0, * {0, * {0, * {0, Iocalreg_out[8][7:0] [Ø] localreg_out[7][7:0] [@ localreg_out[6][7:0] [0] localreg_out[5][7:0] localreg_out[4][7:0] fd [Ø] localreg_out[3][7:0] [@ localreg_out[2][7:0] localreg_out[1][7:0] register 存滿 9 個值 拉起 finish 訊號 bubblesort 模塊 開始運作 若 尚未運算完所有 說明 pixel,busy 訊號不放下 Wer → /testfixture/u_mfe/clk 📭 /testfixture/u_mfe/S0/finish 🌗 /testfixture/u_mfe/S0/start fc fd



說明

開始運作 所有運算結束後 進入 DONE STATE 將 busy 訊號 歸為 $\mathbf{0}$



Scoring = (Total logic elements + total memory bit + 9*embedded multiplier 9-bit element) × (longest gate-level simulation time in \underline{ns})