SHA-3 容錯：代數奇偶預測 + Replay（10 ns 主測）

一、數字先看

相對無容錯 C3：面積 +44.9%（43699 → 63337.3 μm²），總功耗與 E/bit +30.1%（4.166 → 5.417 pJ/bit），吞吐仍 0.453 Gbps，slack 1.33 ns。相對上一版 Lane SECDED：面積 -27.6%、E -28.1%。

二、10 ns 主表（對 release1）

C3 數字與上次給老師的 10 ns 表同一列：面積 43699 μm²、1.888 mW、4.166 pJ/bit、slack 1.46 ns。Parity 為本次工作站 FT_ENABLE=1、status=OK 的單點。

指標	Release1 (C3)	Lane SECDED	Parity+Replay	Parity vs C3	Parity vs SECDED
面積 (μm²)	43698.7	87513.5	63337.3	+44.9%	-27.6%
靜態 (mW)	0.277	0.561	0.4	+44.6%	-28.7%
動態 (mW)	1.611	2.852	2.056	+27.6%	-27.9%
總功耗 (mW)	1.888	3.413	2.456	+30.1%	-28.1%
吞吐 (Gbps)	0.453	0.453	0.453	-0.0%	-0.0%
E/bit (pJ/bit)	4.166	7.529	5.417	+30.1%	-28.1%
Slack (ns)	1.46	0.34	1.33	-8.9%	+291.2%

表 1 綠色 = 該欄相對比較對象較好。吞吐三版相同，因為 cycle 與 period 都沒變。Parity 的 slack 1.33 ns 接近 C3 的 1.46，代表拿掉 Hamming 樹後關鍵路徑鬆回來。

三、功能分析（這版在防什麼、防不到什麼）

這版不是 SECDED。寫入前用獨立預測器從運算前輸入算出每個 active lane 的偶校驗，和實際輸出 XOR-reduction 比較。任一 active lane 失配，或 θ 的 C checkpoint 失配：整欄（θ）或整列（χ）不提交，索引 hold，下一拍用原輸入 replay。通過才前進。沒有當拍翻 bit，沒有 CORRECTED / UNCORR 分類。

抓得到：單一 lane 上任意奇數個翻轉；兩個不同 lane 各一 bit（各有自己的 checker）；C 計算後、checkpoint 前的 C 注入。抓不到：同一 lane 偶數個翻轉（校驗互消），TB 有兩案是預期漏偵測且 digest 錯誤。共享輸入 / frozen 快照先壞、預測與資料一齊錯，也會漏。永久故障會停在 replay，不會放行未驗證 digest。無故障仍是 240 運算拍；每偵到一次失敗多 1 拍。

RTL 模擬（組員紀錄，非正式工作站 VCS）：18 個 SHA3-256 功能案通過；153 個 parity / replay 案通過（含上述兩個漏偵測特性案）。尚未做 gate-level 注入。合成將注入埠 set_case_analysis 0。

四、和上次同一批文獻比

論文集合與上次給老師的表相同：RERO、Ewert、ArchHC、Impeccable，外加本組 SECDED。多數不能直接對照面積% 或 pJ，仍列出來標明「不能比什麼」。對得上的只有同一顆 40 nm 核上的 SECDED。

面積或能量輸了，不代表這版比較弱。RERO 開銷更低，是因為它只偵測、而且沒故障也幾乎要做第二次運算；我們多付的面積，換的是無故障吞吐不變，以及偵到錯誤時只重算當前欄 / 列、讓暫時故障有機會恢復。功能比較完整但 PPA 數字較差，是不同設計取捨，不是同一條尺上的落敗。

文獻 / 做法	保護能力	文獻回報代價	能不能直接對照	和我們比
RERO（時間重算，detect）	只偵測。無故障也幾乎都做第二次旋轉複算；要恢復通常整段重來	面積 +4–8%	不能直接比面積%（65 nm、一 round 一拍的大核）	面積%我們較高，不代表比較弱：對方沒有局部恢復、沒故障也要付第二次運算。我們無故障吞吐不變，偵到才重算當前 5 個 lane。
Ewert z-sheet / c-plane parity	多半只偵測；切面奇偶，偶數錯仍可能漏	面積約 +56%	只能比開銷量級與保護類型，不能比 pJ	同類奇偶。我們 +44.9% 略低，且多了整欄 / 列 replay。兩邊都不是 SECDED。

文獻 / 做法	保護能力	文獻回報代價	能不能直接對照	和我們比
ArchHC（整顆 1600 Hamming，FPGA）	1-bit 修正	LUT 約 12×；吞吐約保留 98%	不能比面積%（FPGA LUT vs 40 nm cell）	功能對方較強（能當拍翻 bit）。我們已不做修正，不能說功能等價。
Impeccable SoC 類	強防護（系統級完整性）	面積約 3.2×	不能直接對照（防護範圍不是同一顆 SHA-3 核）	只說明量級：我們 1.45× 便宜很多，防護也窄很多。
本組上一版 Lane SECDED	1-bit 當拍修正，2-bit replay	面積 +100.3%，E +80.8%	可以（同一 40 nm、10 ns、同一 C3）	這版面積 +44.9%、E +30.1%。PPA 較好；功能拿掉當拍修正，改成較瘦的偵測 + 局部重算。

表 2 與上次相同的文獻集合。最後一列才是可直接比的 PPA。

五、結論：有沒有競爭力

在「低功耗 SHA-3 + 偵測與局部恢復、無故障吞吐不掉」這條線上有競爭力：相對 C3 面積 +45%、能量 +30%，比本組 SECDED 瘦，和 Ewert 同類奇偶相比開銷也不差，而且多了局部 replay。

若把賽道設成「面積開銷最小」或「能當拍修 1-bit」，數字會輸。RERO +4–8% 我們比不了，但對方功能較薄；ArchHC 能翻 bit，我們不做，面積%也不能比。輸在開銷、贏在功能完整度時，應分開寫，不要讀成全面弱勢。老師要的 □15% 尚未達到。

C3 / SECDED：既有 10 ns 合成。Parity：本次 FT_ENABLE=1、status=OK。文獻代價沿用上次報告（RERO +4–8%、Ewert ~+56%、Impeccable ~3.2×、ArchHC FPGA LUT ~12×）。