ISEN | école d'ingénieurs
ALL IS DIGITAL!

TP MICROCONTROLEUR

STM32L152RE

www.isen.fr

Elodie PAULY

ISEN | école d'ingénieurs
ALL IS DIGITAL!



Interruption externe

www.isen.fr

ISEN école d'ingénieurs
ALL IS DIGITAL!

Documentations techniques utiles

PM0056 Programming manual
STM32F10xxx/20xxx/21xxx/L1xxxxCortex-M3 programming manual

RM0038 Reference manual
STM32L100xx, STM32L151xx, STM32L152xx and STM32L162xx advanced ARM-based 32-bit MCUs

Contexte

ISEN école d'ingénieurs
ALL IS DIGITAL!

REAGIR à un EVENEMENT EXTERNE

Un évènement externe est asynchrone.

- Impossible de créer une règle générale, de connaître le moment d'apparition de l'évènement.
- Difficile d'inclure son traitement dans le flot synchrone d'un programme.
- Nécessite des méthodes pour capturer cet évènement

Exemple d'évènement externe

ISEN école d'ingénieurs
ALL IS DIGITAL!

Appui sur un bouton poussoir (BP)

- Méthode 1: Scrutation périodique ou continue de l'état du BP

Problème:

- Monopolise du temps processeur inutilement
- Temps de réaction à l'évènement possiblement long
- Difficilement envisageable dans des systèmes temps réel

Solution alternative = Interruption

ISEN école d'ingénieurs
ALL IS DIGITAL!

Qu'est ce qu'une **INTERRUPTION**?

C'est un arrêt temporaire de l'exécution normale du programme principal afin d'exécuter une fonction spécifique en réponse à un évènement ayant été défini.
Cette fonction est appelé **routine d'interruption**.

C'est un évènement qui provoque:

1. l'arrêt de l'exécution normale d'un programme : le programme est interrompu
2. la sauvegarde de l'état du programme en cours d'exécution : le contexte d'exécution
3. l'exécution d'une routine spécifique liée à cet événement : la routine d'interruption
4. la restauration du contexte d'exécution
5. le retour à l'exécution du programme interrompu

Les interruptions sur le STM32

ISEN école d'ingénieurs
ALL IS DIGITAL!

- Les interruptions du STM32 sont dites vectorisées
- A chaque source d'interruption correspond un vecteur d'interruption sur 32 bits
- **Le vecteur d'interruption contient l'adresse de la routine d'interruption**
- Pour l'exception système reset, la valeur du vecteur est la valeur initiale du compteur de programme
- Les vecteurs d'interruption sont contenus dans une table qui est relogeable
- La table est fournie dans la documentation technique:
  - Page 232 et suivantes
  - Le nom des routines d'interruption est donné dans le fichier startup_stml1xx_xl.s

Table des vecteurs Documentation technique

ISEN école d'ingénieurs
ALL IS DIGITAL!

Table 50. Vector table (Cat.4 and Cat.5 devices)

Position	Priority	Type of priority	Acronym	Description	Address
-	-	-	-	Reserved	0x0000_0000
-	-3	fixed	Reset	Reset	0x0000_0004
-	-2	fixed	NMI_Handler	Non maskable interrupt. The RCC Clock Security System (CSS) is linked to the NMI vector.	0x0000_0008
-	-1	fixed	HardFault_Handler	All class of fault	0x0000_000C
-	0	settable	MemManage_Handler	Memory management	0x0000_0010
-	1	settable	BusFault_Handler	Pre-fetch fault, memory access fault	0x0000_0014
-	2	settable	UsageFault_Handler	Undefined instruction or illegal state	0x0000_0018
-	-	-	-	Reserved	0x0000_001C - 0x0000_002B
-	3	settable	SVC_Handler	System service call via SWI instruction	0x0000_002C
-	4	settable	DebugMon_Handler	Debug Monitor	0x0000_0030
-	-	-	-	Reserved	0x0000_0034
-	5	settable	PendSV_Handler	Pendable request for system service	0x0000_0038
-	6	settable	SysTick_Handler	System tick timer	0x0000_003C
0	7	settable	WWDG	Window Watchdog interrupt	0x0000_0040
1	8	settable	PVD	PVD through EXTI Line16 detection interrupt	0x0000_0044

Numéro du vecteur d'interruption

Adresse où se situe le vecteur d'interruption

Table des vecteurs Documentation technique


ISEN école d'ingénieurs
ALL IS DIGITAL!

2	9	settable	TAMPER_STAMP	Tamper, LSECSS and TimeStamp through EXTI line19 interrupts	0x0000_0048
3	10	settable	RTC_WKUP	RTC Wakeup through EXTI line20 interrupt	0x0000_004C
4	11	settable	FLASH	Flash global interrupt	0x0000_0050
5	12	settable	RCC	RCC global interrupt	0x0000_0054
6	13	settable	EXTI0	EXTI Line0 interrupt	0x0000_0058
29	36	settable	TIM3	TIM3 global interrupt	0x0000_00B4
30	37	settable	TIM4	TIM4 global interrupt	0x0000_00B8
31	38	settable	I2C1_EV	I^2C1 event interrupt	0x0000_00BC
37	44	settable	USART1	USART1 global interrupt	0x0000_00D4
38	45	settable	USART2	USART2 global interrupt	0x0000_00D8
39	46	settable	USART3	USART3 global interrupt	0x0000_00DC
40	47	settable	EXTI15_10	EXTI Line[15:10] interrupts	0x0000_00E0
41	48	settable	RTC_Alarm	RTC Alarms (A and B) through EXTI line17 interrupt	0x0000_00E4

Table des vecteurs niveau Logiciel

ISEN école d'ingénieurs
ALL IS DIGITAL!

EXTI2_IRQHandler
Nom de la routine d'interruption lié à l'interruption externe 2.



Notion de priorités

ISEN école d'ingénieurs
ALL IS DIGITAL!

Certains évènements provoquant des interruptions sont plus **critiques** que d'autres.

- il est par exemple plus important de traiter une interruption liée à un évènement externe qu'à l'interruption qui rafraichit un affichage.

- Nécessité de définir une politique de gestion des priorités.
- Elle doit permettre qu'une interruption plus prioritaire interrompe une interruption moins prioritaire en cours d'exécution
- Elle doit interdire qu'une interruption moins prioritaire interrompe une interruption plus prioritaire en cours d'exécution
- Certaines priorités ne sont pas modifiables (ex du reset)

Structure du contrôleur d'interruption du STM32 (NVIC)

ISEN école d'ingénieurs
ALL IS DIGITAL!

- Le STM32 hérite du contrôleur d'interruption du Cortex M3
- Le NVIC (Nested Vectored Interrupt Controller)
- Il contrôle les interruptions via des registres de configurations
  - Autorisation ou Interdiction d'une source d'interruption
  - Réglage du niveau de priorité des sources d'interruption

Table 41. Mapping of interrupts to the interrupt variables

Interrupts	CMSIS array elements(1)				
	Set-enable	Clear-enable	Set-pending	Clear-pending	Active Bit
0-31	ISER[0]	ICER[0]	ISPR[0]	ICPR[0]	IABR[0]
32-63	ISER[1]	ICER[1]	ISPR[1]	ICPR[1]	IABR[1]
64-67	ISER[2]	ICER[2]	ISPR[2]	ICPR[2]	IABR[2]

1. Each array element corresponds to a single NVIC register, for example the element ICER[1] corresponds to the ICER1 register.

Numéro du vecteur d'interruption | Registre d'activation interruption | Registre de désactivation interruption | Registre qui permet de générer l'int. | Registre qui permet de suspendre l'int. | Registre d'état de l'interruption

Registre d'activation de l'interruption

ISEN école d'ingénieurs
ALL IS DIGITAL!

4.3.2 Interrupt set-enable registers (NVIC_ISERx)

Address offset: 0x00 - 0x0B

Reset value: 0x0000 0000

Required privilege: Privileged

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
SETENA[31:16]															
rs	rs	rs	rs	rs	rs	rs	rs	rs	rs	rs	rs	rs	rs	rs	rs
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SETENA[15:0]															
rs	rs	rs	rs	rs	rs	rs	rs	rs	rs	rs	rs	rs	rs	rs	rs

Bits 31:0 **SETENA[31:0]**: Interrupt set-enable bits.

Write:

0: No effect
1: Enable interrupt

Read:

0: Interrupt disabled
1: Interrupt enabled.

See *Table 41: Mapping of interrupts to the interrupt variables on page 119* for the correspondence of interrupts to each register bit.

If a pending interrupt is enabled, the NVIC activates the interrupt based on its priority. If an interrupt is not enabled, asserting its interrupt signal changes the interrupt state to pending, but the NVIC never activates the interrupt, regardless of its priority.

Registre de désactivation de l'interruption

ISEN école d'ingénieurs
ALL IS DIGITAL!

4.3.3 Interrupt clear-enable registers (NVIC_ICERx)

Address offset: 0x00 - 0x0B

Reset value: 0x0000 0000

Required privilege: Privileged

The ICER0-ICER2 registers disable interrupts, and show which interrupts are enabled.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
CLRENA[31:16]															
rc_w1	rc_w1	rc_w1	rc_w1	rc_w1	rc_w1	rc_w1	rc_w1	rc_w1	rc_w1	rc_w1	rc_w1	rc_w1	rc_w1	rc_w1	rc_w1
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CLRENA[15:0]															
rc_w1	rc_w1	rc_w1	rc_w1	rc_w1	rc_w1	rc_w1	rc_w1	rc_w1	rc_w1	rc_w1	rc_w1	rc_w1	rc_w1	rc_w1	rc_w1

Bits 31:0 **CLRENA[31:0]**: Interrupt clear-enable bits.

Write:

0: No effect
1: Disable interrupt

Read:

0: Interrupt disabled
1: Interrupt enabled.

See *Table 41: Mapping of interrupts to the interrupt variables on page 119* for the correspondence of interrupts to each register bit.

Registre de génération d'une interruption

ISEN | école d'ingénieurs

4.3.4 Interrupt set-pending registers (NVIC_ISPRx)

Address offset: 0x00 - 0x0B

Reset value: 0x0000 0000

Required privilege: Privileged

The ISPR0-ISPR2 registers force interrupts into the pending state, and show which interrupts are pending.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
SETPEND[31:16]															
rs	rs	rs	rs	rs	rs	rs	rs	rs	rs	rs	rs	rs	rs	rs	rs
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SETPEND[15:0]															
rs	rs	rs	rs	rs	rs	rs	rs	rs	rs	rs	rs	rs	rs	rs	rs

Bits 31:0 **SETPEND[31:0]**: Interrupt set-pending bits

Write:

0: No effect

1: Changes interrupt state to pending

Read:

0: Interrupt is not pending

1: Interrupt is pending

See ***Table 41: Mapping of interrupts to the interrupt variables on page 119*** for the correspondence of interrupts to each register bit.

Writing 1 to the ISPR bit corresponding to an interrupt that is pending:

– has no effect.

Writing 1 to the ISPR bit corresponding to a disabled interrupt:

– sets the state of that interrupt to pending.

Registre qui permet de suspendre une interruption

ISEN | école d'ingénieurs

4.3.5 Interrupt clear-pending registers (NVIC_ICPRx)

Address offset: 0x00 - 0x0B

Reset value: 0x0000 0000

Required privilege: Privileged

The ICPR0-ICPR2 registers remove the pending state from interrupts, and show which interrupts are pending.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
CLRPEND[31:16]															
rc_w1	rc_w1	rc_w1	rc_w1	rc_w1	rc_w1	rc_w1	rc_w1	rc_w1	rc_w1	rc_w1	rc_w1	rc_w1	rc_w1	rc_w1	rc_w1
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CLRPEND[15:0]															
rc_w1	rc_w1	rc_w1	rc_w1	rc_w1	rc_w1	rc_w1	rc_w1	rc_w1	rc_w1	rc_w1	rc_w1	rc_w1	rc_w1	rc_w1	rc_w1

Bits 31:0 **CLRPEND[31:0]**: Interrupt clear-pending bits

Write:

0: No effect

1: Removes the pending state of an interrupt

Read:

0: Interrupt is not pending

1: Interrupt is pending

See ***Table 41: Mapping of interrupts to the interrupt variables on page 119*** for the correspondence of interrupts to each register bit.

Writing 1 to an ICPR bit does not affect the active state of the corresponding interrupt.

Registre d'état des interruptions

ISEN école d'ingénieurs
ALL IS DIGITAL!

4.3.6 Interrupt active bit registers (NVIC_IABRx)

Address offset: 0x00- 0x0B

Reset value: 0x0000 0000

Required privilege: Privileged

The IABR0-IABR2 registers indicate which interrupts are active.

The bit assignments are:

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
ACTIVE[31:16]															
r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
ACTIVE[15:0]															
r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r

Bits 31:0 **ACTIVE[31:0]**: Interrupt active flags
0: Interrupt not active
1: Interrupt active
See *Table 41: Mapping of interrupts to the interrupt variables on page 119* for the correspondence of interrupts to each register bit.
A bit reads as 1 if the status of the corresponding interrupt is active or active and pending.

Registre de priorités

ISEN école d'ingénieurs

Figure 19. NVIC__IPRx register mapping




Table 42. IPR bit assignments


Bits	Name	Function
[31:24]	Priority, byte offset 3	Each priority field holds a priority value, 0-255. The lower the value, the greater the priority of the corresponding interrupt. The processor implements only bits[7:4] of each field, bits[3:0] read as zero and ignore writes.
[23:16]	Priority, byte offset 2	
[15:8]	Priority, byte offset 1	
[7:0]	Priority, byte offset 0	

Particularités des interruptions externes

ISEN école d'ingénieurs
ALL IS DIGITAL!

- 24 lignes d'interruptions externes

Figure 32. External interrupt/event controller block diagram



Type d'évènement:
- Front montant
- Front descendant
- Les deux.


Interruption ou Évènement ?

Statut de l'interruption

Particularités des interruptions externes

ISEN école d'ingénieurs
ALL IS DIGITAL!

SYSCFG = System configuration controller



Ceci est vrai pour toutes les lignes de 0 à 15

The other EXTI lines are connected as follows:

- EXTI line 16 is connected to the PVD output
- EXTI line 17 is connected to the RTC Alarm event
- EXTI line 18 is connected to the USB Device FS wakeup event
- EXTI line 19 is connected to the RTC Tamper and TimeStamp events
- EXTI line 20 is connected to the RTC Wakeup event
- EXTI line 21 is connected to the Comparator 1 wakeup event
- EXTI line 22 is connected to the Comparator 2 wakeup event
- EXTI line 23 is connected to the channel acquisition interrupt

Configuration des interruptions externes

ISEN école d'ingénieurs
ALL IS DIGITAL!

1. Configuration du Périphérique ici les interruptions externes
   2.1 Autoriser la génération d'interruption ou d'évènement
   2.2 Définir le type d'évènement
   2.3 Configurer le **port qui génère l'interruption sur la ligne (SYSCFG)**

2. Configuration du NVIC
   1.1 Déterminer le N° de l'interruption
   1.2 Activer l'interruption
   1.3 Gérer les priorités si besoin

1. Ne pas oublier d'écrire et de déclarer la routine d'interruption dans ***stm32l1xx_it.h*** et ***stm32l1xx_it.c***
   3.1 Reprendre le nom identique à la table de vecteur
   3.2 Dans la routine d'interruption, ne pas oublier de remettre le bit d'état de l'interruption à 0 afin de permettre la détection d'un nouvel évènement

Configuration des interruptions externes

ISEN école d'ingénieurs
ALL IS DIGITAL!

ATTENTION A NE PAS OUBLIER DE:
- CONFIGURER LE RCC pour activer les périphériques mis en jeux
- ET LE GPIO pour configurer la pin sur laquelle aura lieu l'évènement !!!!

www.isen.fr

Registre d'autorisation des interruptions

ISEN école d'ingénieurs
ALL IS DIGITAL!

10.3.1 EXTI interrupt mask register (EXTI_IMR)

Address offset: 0x00
Reset value: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved								MR23(1)	MR22	MR21	MR20	MR19	MR18	MR17	MR16
								rw	rw	rw	rw	rw	rw	rw	rw
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
MR15	MR14	MR13	MR12	MR11	MR10	MR9	MR8	MR7	MR6	MR5	MR4	MR3	MR2	MR1	MR0
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

1. Only in Cat.3, Cat.4 and Cat.5 devices

Bits 31:24 Reserved, must be kept at reset value.

Bits 23:0 **MRx:** Interrupt mask on line x
0: Interrupt request from Line x is masked
1: Interrupt request from Line x is not masked

Il existe aussi le registre d'autorisation d'évènement équivalent à celui-ci : EXT_EMR.

Registre de configuration du type d'évènement: Front Montant

ISEN école d'ingénieurs
ALL IS DIGITAL!

10.3.3 EXTI rising edge trigger selection register (EXTI_RTSR)

Address offset: 0x08
Reset value: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved								TR23(1)	TR22	TR21	TR20	TR19	TR18	TR17	TR16
								rw	rw	rw	rw	rw	rw	rw	rw
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
TR15	TR14	TR13	TR12	TR11	TR10	TR9	TR8	TR7	TR6	TR5	TR4	TR3	TR2	TR1	TR0
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

1. Only in Cat.3, Cat.4 and Cat.5 devices

Bits 31:24 Reserved, must be kept at reset value.

Bits 23:0 **TRx:** Rising edge trigger event configuration bit of line x
0: Rising edge trigger disabled (for Event and Interrupt) for input line x
1: Rising edge trigger enabled (for Event and Interrupt) for input line x

www.isen.fr

Registre de configuration du type d'évènement: Front Descendant

ISEN école d'ingénieurs
ALL IS DIGITAL!

10.3.4 Falling edge trigger selection register (EXTI_FTSR)

Address offset: 0x0C
Reset value: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved								TR23(1)	TR22	TR21	TR20	TR19	TR18	TR17	TR16
								rw	rw	rw	rw	rw	rw	rw	rw
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
TR15	TR14	TR13	TR12	TR11	TR10	TR9	TR8	TR7	TR6	TR5	TR4	TR3	TR2	TR1	TR0
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

1. Only in Cat.3, Cat.4 and Cat.5 devices

Bits 31:24 Reserved, must be kept at reset value.

Bits 23:0 **TRx:** Falling edge trigger event configuration bit of line x
0: Falling edge trigger disabled (for Event and Interrupt) for input line x
1: Falling edge trigger enabled (for Event and Interrupt) for input line x

Registre de statut

ISEN école d'ingénieurs
ALL IS DIGITAL!

10.3.6 EXTI pending register (EXTI_PR)

Address offset: 0x14
Reset value: undefined

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved								PR23(1)	PR22	PR21	PR20	PR19	PR18	PR17	PR16
								rw	rw	rc_w1	rc_w1	rc_w1	rc_w1	rc_w1	rc_w1
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
PR15	PR14	PR13	PR12	PR11	PR10	PR9	PR8	PR7	PR6	PR5	PR4	PR3	PR2	PR1	PR0
rc_w1	rc_w1	rc_w1	rc_w1	rc_w1	rc_w1	rc_w1	rc_w1	rc_w1	rc_w1	rc_w1	rc_w1	rc_w1	rc_w1	rc_w1	rc_w1

1. Only in Cat.3, Cat.4 and Cat.5 devices

Bits 31:24 Reserved, must be kept at reset value.

Bits 23:0 **PRx:** Pending bit
0: No trigger request occurred
1: The selected trigger request occurred
This bit is set when the selected edge event arrives on the external interrupt line. This bit is cleared by writing a '1' to the bit.

www.isen.fr

Interruptions externes: définition du port source d'interruption

ISEN école d'ingénieurs
ALL IS DIGITAL!

8.5.3 SYSCFG external interrupt configuration register 1 (SYSCFG_EXTICR1)

Address offset: 0x08

Reset value: 0x0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
EXTI3[3:0]				EXTI2[3:0]				EXTI1[3:0]				EXTI0[3:0]			
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

Bits 31:16 Reserved

Bits 15:0 **EXTIx[3:0]**: EXTI x configuration (x = 0 to 3)
These bits are written by software to select the source input for the EXTIx external interrupt.
0000: PA[x] pin
0001: PB[x] pin
0010: PC[x] pin
0011: PD[x] pin
0100: PE[x] pin
0101: PH[x] (only PH[2:0], PH3 is not available)
0110: PF[x] pin (Cat.3, Cat.4 and Cat.5 devices only)
0111: PG[x] pin (Cat.3, Cat.4 and Cat.5 devices only)

Interruptions externes: définition du port source d'interruption

ISEN école d'ingénieurs
ALL IS DIGITAL!

8.5.4 SYSCFG external interrupt configuration register 2 (SYSCFG_EXTICR2)

Address offset: 0x0C

Reset value: 0x0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
EXTI7[3:0]				EXTI6[3:0]				EXTI5[3:0]				EXTI4[3:0]			
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

Bits 31:16 Reserved

Bits 15:0 **EXTIx[3:0]**: EXTI x configuration (x = 4 to 7)
These bits are written by software to select the source input for the EXTIx external interrupt.
0000: PA[x] pin
0001: PB[x] pin
0010: PC[x] pin
0011: PD[x] pin
0100: PE[x] pin
0110: PF[x] pin (Cat.3, Cat.4 and Cat.5 devices only)
0111: PG[x] pin (Cat.3, Cat.4 and Cat.5 devices only)
PH[7:4] are not available.

www.isen.fr