بسمه تعالى



پیش گزارش آزمایش پنجم آزمایشگاه مدارهای منظقی

تابستان ۱۴۰۳

واحد محاسبات و منطق (ALU)

استاد

شاهین حسابی

اعضای گروه:

محمدمهدی عابدینی ۴۰۲۱۰۶۱۹۱

امیرمهدی وزیری ۴۰۲۱۰۶۷۵۶

سیدمحمدرضا جوادی ۴۰۲۱۰۵۸۶۸

مقدمه


در این آزمایش، استفاده از قطعه ALU در مدارها و همچنین طراحی مدار درونی این قطعه انجام شده است.

بخش اول – آشنایی با تراشه ۷۴۱۸۱

تنها بخشی که نیاز به محاسبه دارد بخش کنترلر است که به صورت زیر است. جدول مقادیر زیر با توجه به جدول توابع کنترلر و جدول عملکرد ALU به دست آمده است:

M2	ML	M0	S3	S2	S1	SO.	SA	SB
0	0	0	х	Х	Х	х	1	1
0	0	1	1	1	1	1	0	0
0	1	0	1	1	1	1	0	1
0	1	1	1	0	1	0	0	1
1	0	0	1	1	0	0	0	1
1	0	1	0	0	0	0	0	1
1	1	0	1	1	1	0	0	_1
1	1	1	1	0	0	1	0	1

سپس با استفاده از جدول کارنو می توانیم عبارات را به دست بیاوریم:



و به همین شکل برای باقی خروجیها...

پس از سادهسازی جبری به عبارات زیر میرسیم:

SA = (M2 + M1 + M0)'


SB = M2 + M1 + M0'

S3 = M0' + M2' + M1

 $S2 = M2'(M1 \oplus M0) + M2.M0'$

S1 = M2' + M0'.M1

 $S0 = M2'(M1 \oplus M0) + M2.M1.M0$



بخش دوم – ساخت مدار داخلی ALU

برای هر یک از خروجی های FO-F3 و Cout یک مولتیپلکسر ۱۶ به ۱ در نظر گرفته شده تا برای هر یک از حالتهای سلکت خروجی مناسب داده شود، هر بخش محاسبات

جدای خود را دارد، برای انجام اعمال جمع و تفریق از 4-bit adder استفاده شده است، برای خروجی تابعهای منطقی AND, OR, XOR و NOT از خود گیتهای استفاده شده و برای شیفت چپ و راست هم تنها اتصال ورودی به خروجی درست انجام شده است.

