
Práctica 2

Máquinas de estados finitas


Práctica 2.a

cuenta (CU) a partir del contador contmod4.vhd Diseñar un contador módulo 4 con señal de dado



Práctica 2.b (I)

- Diseño de una máquina de estados finita (FSM)
- Diseñar el sistema de control de una muñeca interactiva



Práctica 2.b (I)


- El sistema tiene 2 entradas y 2 salidas
- La entrada R valdrá 1 cuando haya ruido
- La entrada C valdrá 1 cuando haya un chupete en la boca de la muñeca
- La salida G habilita un generador de sonidos
- Si la muñeca hace ruido (habla o llora), G=1
- La salida L es igual a 1 cuando la muñeca llora y es igual a 0 cuando habla.

Práctica 2.b (III)

- Una vez encendida, la muñeca estará "tranquila".
- Ni habla, ni llora.
- Si está "tranquila"
- Si se hace ruido, la muñeca "habla".
- Si se le pone el chupete pasará a estar "dormida".
- Si "habla" y se le pone el chupete pasa a "dormida"
- Si está "dormida" no hace nada y permanecerá así hasta que se escuche un ruido.
- En ese caso pasará al estado "asustada".
- En el estado "asustada" la muñeca llorará
- "tranquila" en función de si tiene o no el chupete puesto. Cuando el ruido desaparezca pasará a estar "dormida" o

Diagrama de estados


Para otros valores de C y R no especificados en el diagrama el sistema permanecerá en el mismo estado en el que se encuentre



Práctica 2.b (III)

- Diseñar el sistema como una FSM tipo Moore
- Generar el fichero de test para simulación
- Simular y comprobar su correcto funcionamiento
- Implementar sobre la FPGA


estímulos a las entradas y comprobar que las salidas correctamente tendremos que introducir unos Para conocer si nuestro diseño funciona obtenidas son las esperadas




Marcando la opción de Simulación, añadir New Source



Se abrirá la herramienta New Source Wizard



Para finalizar



La herramienta nos proporciona un fichero VHDL con la siguiente estructura básica

```
ii) Se añade como component la entity
                                                                                                                                  del diseño a verificar
                                                                                                                                                                                                                                                                            iii) Se definen tantas señales como puertos
i) Se crea una entidad de simulación
                                  sin puertos de entrada ni de salida
                                                                                                                                                                                                                                                                                                              de la entity del diseño a verificar
                                                                                                                                                                                   port (A, B: in bit; Y out bit);-
                                                                                                                    architecture behaviour of test_bench
                                                                                                                                                                                                                                                        signal A, B, Y: bit;
                      entity test-bench
                                                   end test-bench;
                                                                                                                                                      component F is
                                                                                                                                                                                                                      component F;
                                                                                                                                                                                                                                                                                         begin
```


Se distinguirán dos process: uno para definir los estímulos y otro para la señal de reloj

```
valores de las entradas
                                                                                                                                                                                                                                                                                                            instantes de tiempo
                                                                                                                                                                                                                              vi) Se definen los
                                                                                                                                                                                                                                                                                   en los siguientes
                                                                                                                                                       vi) Se definen los valores iniciales de las
                       igualando las señales internas a las
                                                                                          v) Se crea el process de simulación.
iv) Se instancia el component
                                                                                                                  NO tiene lista de sensibilidad
                                                                                                                                                                                    entradas
                                                   entradas
                                                                                                                                                                                                                                                                                       -- instante 300 ns
                                                                                                                                                                                                                                                 -- instante 200 ns
                                                                                                                                                                                                                                                                                                                               -- espera para siempre
                                                                                                                                                                                                       wait for 100 ns;
B<= '1';
wait for 100 ns;</pre>
                                                                                                                                                                                                                                                                                      wait for 100 ns;
                                                                                                                                                                    A<='0';
                            uut: F port map(
                                                                                                                                                                                                                                                                                                                             wait;
                                                                                                                                                                                                                                                                                                                                                    end process tb;
                                                                                                                              tb : process
         begin
                                                                                                                                                                                                                                                                                                                                                                        end:
```

Process para la señal de reloj (clk)

```
clk_process :process
begin
    clk <= '0';
    wait for clk_period/2;
    clk <= '1';
    wait for clk_period/2;
end process;</pre>
```

 Como este process no acaba con un wait (sin for), se repetirá indefinidamente



tb : process begin

```
A<='0';
B<='0';
wait for 100 ns;
B<= '1';
wait for 200 ns;
-- instante 200 ns
A<='1';
wait for 200 ns;
-- instante 400 ns
A<='0';
B<='0';
wait for 100 ns;
-- instante 500 ns
A<='1';
wait for 200 ns;
-- instante 800 ns
B<='1';
wait for 100 ns;
-- instante 800 ns
```

end process tb;