



# گروه مهندسی کامپیوتر

استاد درس: سرکار خانم دکتر ارشادی نسب بهار ۱۴۰۲

# **پروژه** درس معمار*ی ک*امپیوتر

طراحی پردازنده FUM-MIPS

مهلت تحویل تا: ۱۴۰۲/۰۴/۰۱

- پروژه به صورت گروهی است. (گروه های دو نفره)
- در سامانه ویو فایلهای ویدئویی و متنی برای یادآوری و آموزش کار با verilog قرار گرفته است.
- محتویات پروژه را به صورت یک فایل با فرمت : FirstnameLastname\_StudentNumber\_FirstnameLastname\_StudentNumber.zip بارگذاری کنید.

(MohammadMohammadi\_\XXXXXX\_RezaRezaei\_\XXXXXX.zip مثال)

- كامنت گذارى تمام خطوط كد الزامى است.
- تحویل پروژه بعد از مهلت مشخص شده نمره ای نخواهد داشت.
- در صورت اثبات کپی برداری، نمره پروژه کپی شده و کپی شونده هر دو از ۱۰۰ نمره، ۱۰۰ خواهد بود.
  - زمانبندی تحویل آنلاین پروژه پس از اتمام مهلت ارسال اعلام خواهد شد.
    - تحویل پروژه از طریق تلگرام، ایمیل و ... امکان پذیر نیست.



#### هدف

در این آزمایش، به طراحی و مدلسازی یک پردازنده تک سیکل با زبان verilog می پردازیم. نام این پردازنده FUM-MIPS می باشد.

FUM–MIPS یک پردازنده ۱۶ بیتی بوده که در این پردازنده بانک ثبات شامل ۸ ثبات ۱۶ بیتی می باشد. FUM–MIPS یک پردازنده ۱۶ بیتی بوده که در این پردازنده بانک ثبات شامل ۸ ثبات ۱۶ بیتی می باشد. معماری مجموعه دستورات (ISA) این پردازنده ۱۶ بیت میباشد. یعنی شمارنده برنامه  $(PC)^1$  به جای اینکه با ۴ جمع شود باید با ۲ جمع شود. PC یک ثبات ۱۶ بیتی میباشد. در این پردازنده سه نوع ماشین کد وجود دارد که عبارتنداز: I-Type I-Type I-Type .

# معرفي FUM-MIPS

# ۱ دستورات R-Type

دستورات R-Type مانند دستورات R-Type در MIPS میباشد. دو source و یک مقصد دارند. ماشین کد دستورات R-Type به شکل زیر میباشد.

چهار بیت اول (بیتهای ۱۲ الی ۱۲ الی مورد opcode (۱۵ برای دستورات opcode برای دستورات R-Type صفر (۱۰۰۰۰) میباشد.

سه بیت بعد (بیتهای ۹ الی ۱۱) شماره ثبات برای مبدأ اول را مشخص میکند. سه بیت بعد (بیتهای ۶ الی ۸) شماره ثبات بوای مبدأ دوم را مشخص میکند. سه بیت بعد (بیتهای ۳ الی ۵) شماره ثبات مقصد را مشخص میکند و سه بیت آخر (بیتهای صفر الی ۲) نوع عملیات را مشخص میکند.

مقادیر function برای دستورات nor ،xor ،or ،and ،sub ،add و slt در جدول ۲ آمده است.

10-17	11-9	۸-۶	۵-۳	۲-۰
۴-bit	۳-bit	۳-bit	۳-bit	۳-bit
opcode	source\	sourceY	destination	function

جدول ۱: قالب دستورات R-Type

operation	function
add	• • •
sub	•••
and	٠١٠
or	• 1 1
xor	١
nor	1.1
slt	11.

جدول ۲: مقادیر opcode و function برای دستورات R-Type

Instruction Set Architecture

Program Counter



```
assembly:
    add reg\, reg\, reg\
semantics:
   GPR[reg \] \leftarrow GPR[reg \] + GPR[reg \]
   PC \leftarrow PC + Y
```

### ۲ دستورات I-Type

دستورات I-Type مانند دستورات I-Type در MIPS میباشد با این تفاوت که مقدار immediate شش

بیتی میباشد. کد ماشین دستورات I-Type در جدول ۳ آورده شده است. چهار بیت اول (بیتهای ۱۲ الی ۱۵) opcode را مشخص میکند. سه بیت بعد (بیتهای ۹ الی ۱۱) شماره ثبات را مشخص میکند. سه بیت بعد (بیتهای ۶ الی ۸) شماره ثبات دوم را مشخص میکند. شش بیت آخر

(بیتهای صفر آلی ۵) مقدار immediate را مشخص میکند. برای دستورات opcode (۱۵ و andi چهار بیت اول (بیتهای ۱۲ الی ۱۵) opcode را مشخص میکند. سه بیت بعد (بیتهای ۹ الی ۱۱) شماره ثبات مبدأ را مشخص میکند. سه بیت بعد (بیتهای ۶ الی ۸) شماره ثبات مقصد را مشخص میکند. شش بیت آخر (بیتهای صفر الی ۵) مقدار immediate را مشخص میکند. این مقدار ۶ بیتی برای دستورات addi توسعه علامت (sign extend) می شود و برای دستورات ori و andi عمل توسعه با صفر (zero extend) صورت میگیرد و به یک مقدار ۱۶ بیتی تبدیل شده و بعد با محتوای ثبات عملیات انجام می شود. مقادیر opcode برای دستورات andi ،subi ،addi و ori در جدول ۴ آمده است.

10-17	11-9	۸-۶	۵-۰
۴-bit	۳-bit	۳-bit	8−bit
opcode	register\	registerY	Immediate

حدول ٣: قالب دستورات I-Type

operation	opcode
addi	• • • • ١
andi	
ori	11
subi	• ) • •

جدول ۴: مقادیر opcode برای دستورات andi ،subi ،addi و ori

```
assembly:
   addi Reg\, Reg\, Imm
semantics:
   GPR[Reg \] \leftarrow GPR[Reg \] + sign-extend(Imm)
   PC <- PC + Y
assembly:
```



```
andi Reg\, Reg\, Imm
semantics:
GPR[Reg\] <- GPR[Reg\] + zero-extend(Imm)
PC <- PC + \( \Tag{Y} \)
```

برای این پردازنده دستورات (load (lhw) و load (lhw جزء قالب I-Type حساب می شوند. دستورات (shw) و load (lhw) بیتی را در حافظه می نویسد. shw ، lhw به ترتیب یک داده ۱۶ بیتی را از حافظه می خواند و یک داده ۱۶ بیتی را در حافظه می نویسد. در این پردازنده مانند MIPS از آدرس دهی displacement (محتوای ثبات + offset) برای محاسبه آدرس استفاده می شود.

برای دستورات Ihw چهار بیت اول (بیتهای ۱۲ الی ۱۵) opcode را مشخص میکند. سه بیت بعد (بیتهای ۹ الی ۱۸) شماره ثبات پایه را مشخص میکند. سه بیت بعد (بیتهای ۶ الی ۸) شماره ثبات بایه را مشخص میکند. سه بیت بعد (بیتهای ۶ الی ۵) مقدار offset را مشخص میکند که باید sign extend شود و بعد با ثبات پایه جمع شود و آدرس را تولید کند.

برای دستورات shw چهار بیت اول (بیتهای ۱۲ الی ۱۵) opcode را مشخص میکند. سه بیت بعد (بیتهای ۶ الی ۸) شماره ثبات (بیتهای ۶ الی ۸) شماره ثبات میکند. سه بیت بعد (بیتهای ۶ الی ۸) شماره ثبات میداً را مشخص میکند. شش بیت آخر (بیتهای صفر الی ۵) مقدار offset را مشخص میکند که باید sign میداً را مشخص میکند که باید petend شود و بعد با ثبات پایه جمع شود و آدرس را تولید کند. مقدار offset یک مقدار علامتدار میباشد. مقادر opcode برای دستورات یا ه shw و shw ، در حدول ۵ آمده است.

operation	opcode
lhw	.111
shw	1

جدول ۵: مقادیر opcode برای دستورات lhw و shw

برای این پردازنده دستورات پرش (Branch) جز قالب I-Type حساب می شوند. دستورات پرش معتوای دو ثبات را با یکدیگر مقایسه میکنند و براساس نوع مقایسه، اگر نتیجه درست باشد پرش انجام می شود و در غیر اینصورت انجام نمی شود. آدرس پرش به اینصورت محاسبه می شود که مقدار شش بیتی immediate به

 $signed^{\P}$ 



مقدار ۱۶ بیتی sign extend میشود سپس در دو ضرب میگردد و بعد با ۲+PC جمع میشود. نتیجه این جمع آدرس محل پرش را مشخص میکند:

 $(PC + 2 + (signextend(imm) \times 2))$ 

جدول ۶ انواع دستورات پرش و opcode آنها را نشان میدهد.

opcode	instruction	operation
11	beq	Branch if equal
1.1.	bne	Branch if not equal
1.11	blt	Branch if less than
11	bgt	Branch if greater than

جدول ۶: مقادیر opcode برای دستورات پرش

```
assembly:
beq reg\, reg\, imm
semantics:
if GPR[reg\] == GPR[reg\] then
PC <- PC + \(\Tau\) + (sign-extend(imm)*\(\Tau\))
else
PC <- PC + \(\Tau\)
```

# J-Type دستورات

دستور jmp از نوع J-Type میباشد. ماشین کد دستورات J-Type در جدول ۷ آورده شده است. در این دستور J-Type میباشد. ماشین کستور J-Type دستور J-Type بیتی میشود (تبدیل به یک مقدار J-Type بیتی میشود) و سپس سه بیت بالای J-Type به ابتدای آن اضافه میشود تا یک مقدار J-Type بیتی ایجاد گردد و سپس در J-Type نوشته میشود. opcode دستور J-Type برابر J-Type میباشد.

```
assembly:
    jmp label
semantics:
    PC <- PC[\\Delta:\\T] && (instr[\\:\]) && "\\"
```

10-17	11
۴-bit	۱۲-bit
Opcode (1111)	jump address


جدول ۷: قالب دستورات J-Type



### ۴ ما ژول ها

#### Register file 1.5

شکل ۱ بلوک دیاگرام این ماژول را نشان میدهد. ورودی های read register 2 ، read register و نوشته شده را مشخص میکنند. write register سه بیتی میباشند که آدرسهای ثباتهای خوانده شده و نوشته شده را مشخص میکنند. ورودی regwrite هم به عنوان سیگنال فعالساز (enable) برای بانک ثبات عمل میکند. این بانک ثبات یک ورودی کلاک هم دارد که با لبه بالارونده عمل میکند. هرگاه سیگنال regwrite در لبه بالارونده کلاک یک باشد عمل نوشتن در ثبات انجام میشود. ورودی write data باید یک ورودی ۱۶ بیتی باشد که دادهای را که باید در ثبات نوشته شود مشخص میکند. خروجیهای read data 1 خروجیهای ۲۶ read data 2 خروجیهای ۲۶ read data 2 را شامل میشوند.




شكل ١: بانک ثبات

#### ALU 7.4

شکل ۲ بلوک دیاگرام این ماژول را نشان می دهد. دو ورودی ALU باید ۱۶ بیتی و خروجی ALU جه عملی انجام دهد. نیز باید ۱۶ بیتی باشند. ورودی چهاربیتی ALU opration مشخص می کند که ALU چه عملی انجام دهد. خروجی یک بیتی zero اگر یک باشد نشان می دهد که مقدار ALU result صفر می باشد. ملل خروجی zero باید شامل دو خروجی تک بیتی (less than) و gt (greater than) نیز باشد. اگر دوجی ایند شامل دو خروجی gt باید یک شود و اگر ا data از ۲ data کوچکتر باشد خروجی ایا باید یک شود. یک شود.






شكل ٢: ALU

#### ۳.۴ حافظه داده

شکل ۳ بلوک دیاگرام این ماژول را نشان میدهد. ورودی write data و write data و خروجی read data مقادیر ۱۶ بیتی میباشند که اگر MemWrite یک بیتی میباشند که اگر یک باشند که اگر یک باشند به ترتیب عمل خواندن از حافظه و نوشتن در حافظه انجام می شود.




شكل ٣: حافظه داده

## ۴.۴ حافظه برنامه

شکل ۴ بلوک دیاگرام این ماژول را نشان میدهد. ورودی address و خروجی instruction مقادیر ۱۶ بیتی میباشند. برای این پروژه فرض کنید که حافظه حداکثر ۲۵۶ خانه ۱۶ بیتی دارد.





شكل ٤: حافظه برنامه

## ۵ پیادهسازی

دقت داشته باشید که این دو فاز به صورت مجزا در ویو تحویل داده می شوند. بنابراین هر فاز باید به طور مجزا قابل اجرا باشد.

### ۱.۵ فاز اول: یو دازنده تکسیکل (Single Cycle)

در فاز اول دانشجویان باید پردازنده تکسیکل را در دو مرحله پیادهسازی کنند.

#### 1.1.۵ مرحله اول

در مرحله اول انجام آزمایش دانشجویان باید با استفاده از ماژولهای ذکر شده و اضافه کردن واحد کنترل، PC و ماژولهای مورد نیاز، طراحی کلی پردازنده را نهایی کنند (پردازندهای مشابه شکل  $\Delta$ ) تا بتوانند دستورات ذکر شده را احرا کنند.

دانشجویان باید در یک محیط شبیه سازی نشان دهند که پردازنده طراحی شده به درستی تمام دستورات را اجرا میکند.

#### ۲.۱.۵ مرحله دوم


در این مرحله دانشجویان باید برنامه ای بنویسند که بتواند در یک آرایه با ۹ عنصر که شامل دادههای ۱۶ بیتی میباشد، بزرگترین و کوچکترین و میانه اعداد را بدست آورد. نمایش صحت درستی اجرای برنامه بر روی یک محیط شبیه سازی (مانند Modelsim و یا Verilator) باید نمایش داده شود.

## ۲.۵ فاز دوم: پردازنده پایپلاین (Pipeline)

در این فاز باید پروژه فاز قبل را پایپلاین کنید. همچنین باید هازارد های داده را رفع کنید. رفع هازارد های کنترلی ممکن است به نمره اضافه منجر شود.



توجه: برای انجام فاز دوم، بعد از انجام فاز اول و بارگذاری آن در ویو، فاز اول را کپی کرده و به عنوان یک پروژه جدید باز کنید و سپس تغییرات لازم برای تبدیل فاز اول به فاز دوم را اعمال کنید.



شکل ۵: نمای کلی پردازنده