

# Test Microprocessors Architecture Configuration

**Javier Andres Tarazona Jimenez**  
Ingénieur Degree Programme  
STIC  
ENSTA Paris  
Paris, France  
javier-andres.tarazona@  
ensta-paris.fr

**Jair Anderson Vasquez Torres**  
Ingénieur Degree Programme  
STIC  
ENSTA Paris  
Paris, France  
jair-anderson.vasquez@  
ensta-paris.fr

**Maeva**  
Ingénieur Degree Programme  
STIC  
ENSTA Paris  
Paris, France  
maeva@ensta-paris.fr

**Carlos**  
Ingénieur Degree Programme  
STIC  
ENSTA Paris  
Paris, France  
carlos@ensta-paris.fr

*Abstract—...*  
*Index Terms—...*

## I. EXERCICE 4

### A. Q1 : Profiling

a) *Objectif.*: Le *profiling* de l’instruction mix consiste à mesurer la répartition des instructions exécutées par grandes catégories (calcul entier, mémoire, contrôle, etc.). Cette information est essentielle en architecture : elle permet d’identifier où se situe la pression dominante (unités de calcul, hiérarchie mémoire, prédiction de branchements), et donc d’anticiper quels leviers microarchitecturaux sont les plus pertinents.

b) *Méthode.*: Nous avons simulé les exécutions avec gem5 en mode SE (ISA RISC-V), en configuration de type A7 (se\_A7.py). Les compteurs proviennent des instructions committed (retired). Le nombre total d’instructions exécutées est  $N = \text{simInsts}$ . Pour chaque catégorie  $c$ , on note  $I_c$  le nombre d’instructions appartenant à  $c$ . Le pourcentage associé est :

$$\text{pct}(c) = 100 \times \frac{I_c}{N}.$$

Les valeurs sont arrondies à deux décimales (somme  $\approx 100\%$ ).

c) *Résultats détaillés.*: (dijkstra\_large et blowfish\_large) sur A7. On observe que les catégories dominantes sont :

TABLE I: Répartition des instructions exécutées (profiling) — configuration A7.

Catégorie	Dijkstra (A7)		Blowfish (A7)	
	Count	%	Count	%
ALU entier	22118141	44.09%	1882443	55.42%
Chargements (Load)	11799269	23.52%	771841	22.72%
Stockages (Store)	4853941	9.68%	408487	12.03%
Branches (contrôle)	9870255	19.67%	334128	9.84%
Mult/Div entier	1517371	3.02%	6	0.00%
Flottant (FP)	12	0.00%	12	0.00%
Autres	10476	0.02%	18	0.00%
<b>TOTAL (simInsts)</b>	<b>50169465</b>	<b>100.00%</b>	<b>3396935</b>	<b>100.00%</b>

d) *Synthèse par familles (lecture plus “architecture”).*:

Afin de mieux comparer les pressions microarchitecturales, on regroupe les catégories en trois familles : *calcul entier* (ALU + Mult/Div), *mémoire* (Load + Store) et *contrôle* (Branches).

TABLE II: Agrégation par familles : calcul, mémoire et contrôle (A7).

Famille	Dijkstra (%)	Blowfish (%)	$\Delta$ (BF – Dij) [points]
Calcul entier (ALU + Mult/Div)	47.11	55.42	+8.31
Mémoire (Load + Store)	33.20	34.75	+1.55
Contrôle (Branches)	19.67	9.84	-9.83
Reste (FP + Autres)	$\approx 0.02$	$\approx 0.00$	$\approx 0$

e) *Interprétation (comparaison chiffrée).*: Les deux applications présentent une part mémoire comparable ( $\approx 33.20\%$  pour Dijkstra contre  $\approx 34.75\%$  pour Blowfish), ce qui indique que la hiérarchie mémoire (L1/L2) reste un levier important dans les deux cas. En revanche, Dijkstra est nettement plus *control-heavy* : les branches représentent  $19.67\%$  des instructions contre  $9.84\%$  pour Blowfish, soit environ  $\times 2$  de densité de contrôle. À l’inverse, Blowfish est davantage *compute-heavy* : la part d’ALU entier atteint  $55.42\%$  contre  $44.09\%$  pour Dijkstra (+11.33 points). Les instructions FP sont négligeables (quelques occurrences attribuables à un surcoût du runtime plutôt qu’au noyau algorithmique).

### B. Q2 : Catégorie à améliorer

Sur **Dijkstra**, la part **contrôle** est élevée (**branches = 19.67%**) et s’ajoute à une pression **mémoire** déjà importante (**load+store = 23.52% + 9.68% = 33.20%**) : améliorer la **prédiction de branchements** (et réduire les bulles/flush) est donc un levier prioritaire pour ce code très *branchy*. Sur **Blowfish**, le profil est surtout **compute-heavy** en entier (**ALU = 55.42%** avec **branches = 9.84%**) : l’amélioration la plus pertinente concerne le **débit/latence des opérations entières** (ALU), tandis que la mémoire reste secondaire bien que non

négligeable (**load+store = 34.75%**). Ainsi, la catégorie à optimiser dépend de l'application : **contrôle (branches) pour Dijkstra** et **calcul entier (ALU) pour Blowfish**.

C. Q3 : Comparaison avec les charges du TP2 (SSCA2-BCS, SHA-1, poly\_mult)

Pour comparer Dijkstra et Blowfish aux benchmarks du TP2, on s'appuie sur une lecture *architecture* en trois familles : (i) **calcul entier** (ALU + Mult/Div), (ii) **mémoire** (Load + Store) et (iii) **contrôle** (Branches). Cette classification renseigne directement sur les ressources dominantes (unités entières, hiérarchie mémoire, prédiction de branchement) et sur la sensibilité aux mécanismes OoO (ROB/LSQ) et au masquage de latence.

a) *Dijkstra vs. SSCA2-BCS (graphes, accès irréguliers).*: Dijkstra présente une composante **contrôle** élevée (**19.67%** de branches) ainsi qu'une pression **mémoire** marquée (**Load+Store = 33.20%**). Ce profil est typique d'un traitement de graphe : parcours, conditions dépendantes des données, et accès non séquentiels (structures et indices variables), ce qui dégrade la localité et rend les préchargements moins efficaces. On s'attend donc à des comportements proches de **SSCA2-BCS** (également orienté graphes) : forte sensibilité au front-end (prédiction de branchement) et à la capacité du cœur OoO à tolérer des latences mémoire (fenêtres ROB/LSQ, MLP).

b) *Blowfish vs. SHA-1 (noyaux compute-bound entiers).*: Blowfish est davantage **compute-heavy** en entier : **ALU+Mult/Div = 55.42%**, avec un **contrôle plus faible** (**9.84%** de branches), tout en conservant une part mémoire non négligeable (**Load+Store = 34.75%**) liée aux buffers et tables. Cette dynamique se rapproche de **SHA-1**, qui est encore plus dominé par le calcul entier : dans notre run *SHA small*, on obtient **78.34%** d'ALU entier, **Load+Store = 16.29%** et **5.37%** de branches. Ainsi, SHA-1 et Blowfish sont tous deux des noyaux à contrôle relativement réduit et à calcul entier majoritaire ; la différence principale est que **SHA-1 est plus "pur compute"**, tandis que **Blowfish** conserve davantage d'accès mémoire (p.ex. tables/S-boxes), ce qui peut augmenter la sensibilité aux caches lorsque les ensembles de données grandissent.

c) *poly\_mult (produit de polynômes / convolution).*: À l'inverse des charges de type graphe, **poly\_mult** manipule généralement des tableaux et des boucles régulières : les accès sont souvent *séquentiels* (bonne localité spatiale), et la part de branches est typiquement faible (boucles simples). On s'attend donc à un comportement plus proche d'un noyau *streaming* : la performance dépend alors (i) du **débit de calcul** (multiplications/additions) et (ii) de la **bande passante mémoire** lorsque les tableaux dépassent les caches. En conséquence, lorsqu'on rend le cœur plus agressif (meilleur IPC théorique), la latence/bande passante mémoire tend à devenir un facteur plus visible : l'optimisation de la hiérarchie mémoire (caches, miss rate effectif, éventuel préchargement) devient alors un levier majeur, surtout pour les grandes tailles.

d) *Synthèse.*: En résumé, **Dijkstra** se rapproche des workloads *graph/irregular* comme **SSCA2-BCS** (contrôle +

mémoire élevés), alors que **Blowfish** se situe entre un noyau *compute entier* et une charge mémoire modérée, et se compare naturellement à **SHA-1** (mais avec plus d'accès mémoire). Enfin, **poly\_mult** est attendu plus régulier et potentiellement limité par la bande passante mémoire sur grands tableaux, avec un contrôle faible.

TABLE III: Répartition des instructions exécutées pour SHA-1 (small).

Catégorie	Count	%
ALU entier	10032072	78.34%
Chargements (Load)	1496416	11.69%
Stockages (Store)	589104	4.60%
Branches (contrôle)	687432	5.37%
Mult/Div entier	89	0.00%
Flottant (FP)	12	0.00%
Autres	55	0.00%
<b>TOTAL</b>	<b>12805180</b>	<b>100.00%</b>

D. Q4 : Impact de la taille de L1 (Cortex-A7, entrées large)

L'objectif est d'évaluer la sensibilité des applications à la hiérarchie mémoire en faisant varier la taille de la cache L1 (1, 2, 4, 8, 16 KB), tout en conservant le même jeu de données (large) et la même configuration globale. Les métriques principales sont la performance (IPC, numCycles) et les taux de miss des caches (I-L1, D-L1, L2). On vérifie que *simInsts* reste constant pour un même binaire : Dijkstra (*simInsts*=227 442 465) et Blowfish (*simInsts*=12 761 206).

a) *Performance (IPC et cycles).*:


TABLE IV: Cortex-A7 (large) — Performance en fonction de la taille L1

L1 (KB)	Dijkstra		Blowfish	
	IPC	Cycles ( $\times 10^6$ )	IPC	Cycles ( $\times 10^6$ )
1	0.233	974.9	0.248	51.4
2	0.242	941.5	0.255	50.0
4	0.251	905.1	0.268	47.7
8	0.271	838.3	0.295	43.3
16	0.277	820.6	0.296	43.1


b) *Comportement cache (miss rates).*:

TABLE V: A7 (large) — Miss rates et branchements (mispred\_rate en %)


L1 (KB)	Dijkstra				Blowfish			
	I-L1	D-L1	L2	mispred (%)	I-L1	D-L1	L2	mispred (%)
1	0.0468	0.2171	0.0002	1.36	0.3083	0.1936	0.0015	1.40
2	0.0341	0.1767	0.0002	1.36	0.1263	0.1581	0.0024	1.40
4	0.0122	0.1361	0.0003	1.36	0.0040	0.1063	0.0048	1.40
8	0.0045	0.0677	0.0006	1.35	0.0007	0.0227	0.0246	1.40
16	0.0010	0.0499	0.0009	1.35	0.0006	0.0181	0.0318	1.40




(a) IPC en fonction de la taille de L1.




(b) numCycles vs taille L1 (performance globale).




(a) Miss rate I-L1 vs taille L1.



(b) Miss rate D-L1 vs taille L1.



(a) Miss rate L2 (conditionné aux accès L2) vs taille L1.



(b) Taux de mauvaise prédiction (*mispred rate*) vs taille L1.

c) (A7).: En augmentant L1 de 1 KB à 16 KB, on observe un gain net de performance : **IPC** passe de 0.233 à 0.277 pour Dijkstra (+18.8%) et de 0.248 à 0.296 pour Blowfish (+19.4%), avec une baisse correspondante de **cycles** d'environ 16% dans les deux cas (Table IV). Ces gains sont principalement expliqués par la chute des miss rates L1 (Table V) : Dijkstra réduit fortement ses misses D-L1 (0.217  $\rightarrow$  0.050, soit -77%) mais reste plus pénalisé à cause d'accès moins réguliers, tandis que Blowfish devient très efficace dès 8 KB (D-L1  $\approx$  0.023) avec un rendement décroissant ensuite (8 $\rightarrow$ 16 KB : +0.6% seulement en IPC). Le **mispred rate** reste quasi constant (environ 1.35% pour Dijkstra et 1.40% pour Blowfish), indiquant que l'amélioration provient surtout de la hiérarchie mémoire plutôt que du contrôle. Ainsi, en termes de performance pure, la meilleure configuration parmi celles testées est **L1=16 KB** pour les deux applications sur A7, avec une saturation visible autour de **8 KB** (notamment pour Blowfish).

#### E. Q5 : Impact de la taille de L1 (Cortex-A5, entrées large)

On étudie l'impact de la **taille de la cache L1** sur les performances du coeur **A15** pour deux applications (*dijkstra\_large* et *blowfish\_large*). Comme le

nombre d'instructions est (quasi) constant pour une application donnée (*simInsts*), une variation de *numCycles* se traduit directement par une variation d'IPC ( $IPC = simInsts / numCycles$ ). On interprète les tendances via les **miss rates** (I-L1, D-L1, L2) et le **taux de mauvaise prédiction** (*mispred\_rate*).

#### a) Performance (IPC et cycles).:


TABLE VI: Cortex-A15 (large) — Performance en fonction de la taille L1

L1 (KB)	Dijkstra		Blowfish	
	IPC	Cycles ( $\times 10^6$ )	IPC	Cycles ( $\times 10^6$ )
2	0.685	332.0	1.094	11.7
4	0.749	303.6	1.191	10.7
8	0.925	245.8	1.458	8.7
16	0.996	228.4	1.489	8.6
32	1.161	195.8	1.636	7.8


#### b) Comportement cache (miss rates).:

TABLE VII: A15 (large) — Miss rates et branchements (*mispred\_rate* en %)


L1 (KB)	Dijkstra				Blowfish			
	I-L1	D-L1	L2	mispred (%)	I-L1	D-L1	L2	mispred (%)
2	0.0500	0.1703	0.0001	1.56	0.1159	0.2062	0.0016	1.35
4	0.0265	0.1278	0.0002	1.55	0.0058	0.1417	0.0027	1.43
8	0.0116	0.0661	0.0004	1.56	0.0008	0.0402	0.0125	1.39
16	0.0020	0.0465	0.0005	1.55	0.0006	0.0349	0.0163	1.39
32	0.0016	0.0108	0.0022	1.55	0.0005	0.0008	0.6820	1.35




(a) IPC en fonction de la taille de L1.




(b) numCycles vs taille L1 (performance globale).




(a) Miss rate I-L1 vs taille L1.



(b) Miss rate D-L1 vs taille L1.



(a) Miss rate L2 (conditionné aux accès L2) vs taille L1.



(b) Taux de mauvaise prédiction (mispred rate) vs taille L1.

c) (A15).: Sur A15, l'augmentation de la taille L1 réduit fortement les **misses L1** (I et D), ce qui diminue `numCycles` et augmente l'IPC. Le gain est particulièrement marqué entre 4KB et 8KB (diminution nette des misses), puis les rendements deviennent décroissants. Le **taux de mauvaise prédiction** varie très peu avec L1, ce qui indique que l'amélioration provient majoritairement de la **hiérarchie mémoire** (et non du front-end branchement). Le point à retenir est donc que, pour ces workloads `large`, la performance A15 est fortement corrélée à la capacité de L1 à absorber le working set (surtout en données pour Dijkstra).

#### REFERENCES

- [1] A. Huamán, "Feature Description," *OpenCV Documentation* (OpenCV 4.14.0-pre), accessed Feb. 6, 2026. [Online]. Available: [https://docs.opencv.org/4.x/d5/dde/tutorial\\_feature\\_description.html](https://docs.opencv.org/4.x/d5/dde/tutorial_feature_description.html)