# PROYECTO HARDWARE



Realizado por: Adrián Ortega Escalona adrian.ortega @edu.upct.es Javier Verdú Sánchez javier.verdu2 @edu.upct.es

# ÍNDICE

INTRODUCCIÓN	3
TOPLEVEL	4
PERIFÉRICOS	9
SUMADOR	9
CRC	11
INSTRUCCIÓN CRC	13
FUNCIONAMIENTO	17


## INTRODUCCIÓN

Para la realización de esta práctica hemos partido del proyecto que se completó en las sesiones de prácticas de la asignatura, de tal forma que el nombre de la carpeta del proyecto es "P2c\_Picoblaze\_Helloworld\_RAM\_INT\_FLIP".

En esta memoria vamos a explicar las modificaciones realizadas sobre el proyecto anterior. Este proyecto se compone de:

- Un nuevo Periférico llamado "CRC" conectado a PicoBlaze.
- Un nuevo Periférico llamado "Sumador" conectado al PicoBlaze.
- Modificación de la microarquitectura del PicoBlaze (introducción de una nueva instrucción, llamada "CRC").
- Dos Nuevas RAMs.

## **TOPLEVEL**



Para la realización de esta parte una vez hechos y comprobados los periféricos los hemos añadido como componentes a la arquitectura del Picoblaze además de añadir 3 memorias RAM para facilitar el proceso de Lectura de código ASCII para facilitar el código ensamblador y poder hacerlo más eficiente.

```
1 library IEEE;
     use IEEE.STD LOGIC 1164.ALL;
    use IEEE.NUMERIC STD.ALL;
 3
 4
 5
     entity toplevel is
       Port ( port id : out std logic vector(7 downto 0); --solo para depurar
                write_strobe : out std_logic;
                                                                --solo para depurar
                                                                --solo para depurar
 8
                 read_strobe : out std_logic;
 9
                    out_port : out std_logic_vector(7 downto 0); --solo para depurar
10
                     in port : out std logic vector(7 downto 0); --solo para depurar
                       reset : in std logic;
11
12
                         clk : in std logic;
13
                          rx : in std_logic;
                          tx : out std logic;
                          LED : out std_logic);
                                                 --led de comprobacion y reset
15
    end toplevel ;
16
17
18
     architecture behavioral of toplevel is
19
20
    -- declaracion del sumador
21
22
23
     component sumador
    Port (
24
25
                  data_out : out std_logic_vector(7 downto 0);
26
                 write_strobe : in std_logic;
                 out_port : in std_logic_vector(7 downto 0);
27
28
                  port id : in std logic vector(7 downto 0);
                   reset : in std logic;
29
30
                  clk : in std_logic);
31
32
   end component;
33
    component crc
    Port (
34
35
                   crcOut : out std_logic_vector(7 downto 0);
36
                   data: in std logic vector(7 downto 0);
                   port_id : in std_logic_vector(7 downto 0);
37
38
                   write_strobe : in std_logic;
30
                    reset : in std_logic;
40
                   clk : in std logic);
41
42
    end component;
43
44
45
     -- declaracion del picoblaze
46
47
      component picoblaze
48
                    address : out std_logic_vector(7 downto 0);
49
                 instruction : in std logic vector(15 downto 0);
                    port_id : out std_logic_vector(7 downto 0);
50
51
                write_strobe : out std_logic;
52
                   out_port : out std_logic_vector(7 downto 0);
53
                 read_strobe : out std_logic;
                    in_port : in std logic vector(7 downto 0);
                   interrupt : in std logic;
55
56
                      reset : in std_logic;
57
                        clk : in std_logic);
58
       end component:
```

```
-- deciaración de la kom de programa
 62
 63
       component programFinal
         Port ( address : in std_logic_vector(7 downto 0);
                          dout : out std logic vector(15 downto 0);
 65
                          clk : in std logic);
 66
 67
         end component;
 68
 69
 70
 71
 72
     -- Signals usadas para conectar el picoblaze y el SUM
 73
     signal sal_sumador :std_logic_vector(7 downto 0);
 74
 75
     signal sal crc:std logic vector(7 downto 0);
 76
 77
      -- Signals usadas para conectar el picoblaze y la ROM de programa
 78
        ------
 79
              address : std_logic_vector(7 downto 0);
     signal instruction : std_logic_vector(15 downto 0);
 80
 81
 82
 83
      -- Signals para debugging
 84
 85
     signal readstrobe: std logic;
 86
      signal writestrobe: std logic;
      signal portid: std_logic_vector(7 downto 0);
 87
      signal inport: std_logic_vector(7 downto 0);
 88
 89
      signal outport: std_logic_vector(7 downto 0);
 90
     signal picoint: std logic;
 91
     signal data:std logic vector(7 downto 0);
 92
 93
     type ram type is array (0 to 63) of std logic vector (7 downto 0);
 94
     signal RAM : ram type := (
      x"0A", x"0D", x"2A", x"20", x"48", x"45", x"4C", x"4C", -- Hellow world...
 95
     x"4F", x"20", x"49", x"27", x"4D", x"20", x"41", x"4C",
 96
      x"49", x"56", x"45", x"21", x"20", x"3A", x"2D", x"44",
 97
      x"20", x"2A", x"0A", x"0D", x"2A", x"20", x"50", x"52",
 98
 99
      x"45", x"53", x"53", x"20", x"41", x"4E", x"59", x"20",
100
      x"4B", x"45", x"59", x"20", x"54", x"4F", x"20", x"43",
     x"4F", x"4E", x"54", x"49", x"4E", x"55", x"45", x"20"
101
     x"2A", x"0A", x"0D", x"00", x"00", x"00", x"00", x"00");
102
103
104
     signal rxbuff out, RAM out: std logic vector (7 downto 0);
105
106 type ram type2 is array (0 to 63) of std logic vector (7 downto 0);
     signal RAM2 : ram_type2 := (
107
     x"0A", x"31", x"20", x"4E", x"75", x"6D", x"65", x"72", --1 numero
108
      x"6F", x"2C", x"0A", x"31", x"20", x"4E", x"75", x"6D",
109
110
      x"65", x"72", x"6F", x"2C", x"20", x"56", x"61", x"6C",
      x"6F", x"72", x"20", x"20", x"64", x"65", x"20", x"6C",
111
     x"61", x"20", x"58", x"4F", x"52", x"0A", x"0D", x"32",
112
     x"20", x"4E", x"75", x"6D", x"65", x"72", x"6F", x"2C",
113
     x"20", x"56", x"61", x"6C", x"6F", x"72", x"20", x"42", x"75", x"63", x"6C", x"65", x"0A", x"0D", x"00", x"00");
114
115
116
```

```
117
             signal rxbuff out2, RAM out2: std logic vector (7 downto 0);
118
119
              type ram type3 is array (0 to 63) of std logic vector (7 downto 0);
120
             signal RAM3 : ram_type3 := (
             x"33", x"20", x"4E", x"75", x"6D", x"65", x"72", x"6F", --3 Numero, Valor del CRC
121
             x"2C", x"20", x"33", x"20", x"4E", x"75", x"6D", x"65",
122
123
             x"72", x"6F", x"2C", x"20", x"56", x"61", x"6C", x"6F",
             x"72", x"20", x"64", x"65", x"6C", x"20", x"43", x"52",
124
125
             x"43", x"0A", x"0D", x"00", x"00", x"00", x"00", x"00",
            x"00", x"00", x"00", x"00", x"00", x"00", x"00", x"00",
126
             x"00", x"
127
128
129
130
131
             signal rxbuff_out3, RAM_out3: std logic vector(7 downto 0);
132
             begin
133
134
                    sumadorInst : sumador
135
                                                    write_strobe => writestrobe,
                    port map(
136
                                                     data_out => sal_sumador,
137
                                                     out port=>outport,
138
                                                     reset => reset.
139
                                                     port_id=>portid,
140
                                                           clk => clk);
141
142
                          crcInst : crc
143
                 port map(
                                                    write_strobe => writestrobe,
144
145
                                                      crcOut => sal_crc,
146
                                                      data =>data.
                                                      reset => reset,
147
148
                                                      port id=>portid,
149
                                                           clk => clk);
150
151
                  LED <= reset; -- para comprobar la programacion encendemos
152
                                                     -- un led cada vez que reseteamos
153
154
                  read strobe <= readstrobe;
155
                   write_strobe <= writestrobe;
156
                   port id <= portid;
157
                   in port <= inport;
                   out_port <= outport;
158
159
                   picoint <= NOT rx;
160
                   data<=outport;
161
162
                  processor: picoblaze
163
                      port map (
                                                address => address,
164
                                               instruction => instruction,
165
                                                     port_id => portid,
                                             write_strobe => writestrobe,
166
167
                                                     out_port => outport,
168
                                               read strobe => readstrobe,
                                                       in_port => inport,
169
170
                                                    interrupt => picoint,
171
                                                           reset => reset,
                                                                clk => clk);
172
173
174
                  program: programFinal
```

```
176
                        address => address,
177
         port map (
                              dout => instruction,
178
179
                             clk => clk);
180
181
         --registra el bit tx del puerto de salida, por si éste cambia
182
183
         txbuff:process(reset, clk)
184
         begin
            if (reset='1') then
185
               tx <= '1';
186
            elsif rising_edge(clk) then
              if (writestrobe = '1' and portid=x"FF") then
188
189
                  tx <= outport(0);
190
               end if;
            end if;
191
192
         end process;
193
194
         --añade 7ceros a rx para meterlos al puerto de entrada cuando se lea
195
         rxbuff:process(reset, clk)
196
         begin
197
           if (reset='1') then
               rxbuff_out <= (others=>'1');
198
199
            elsif rising edge(clk) then
200
               if (readstrobe = '1' and portid =x"FF") then
                  rxbuff_out <= rx & "0000000";
201
202
               end if;
            end if:
203
         end process;
204
205
206
         -- Memoria RAM (escritura sincrona / lectura asincrona) INSTANCIA LA RAM
207
         process (clk)
208
         begin
209
            if (clk'event and clk = '1') then
               if (writestrobe = '1' and portid<x"40") then
210
211
                  RAM(to_integer(unsigned(portid))) <= outport;</pre>
               end if;
212
            end if;
213
214
         end process:
           RAM out <= RAM(to integer(unsigned(portid)));
215
216
            -- Memoria RAM2 (escritura sincrona / lectura asincrona) INSTANCIA LA RAM
217
218
           process (clk)
219
        begin
            if (clk'event and clk = '1') then
220
               if (writestrobe = '1' and (portid>=x"40" and portid<x"80")) then
221
222
                  RAM2(to_integer(unsigned(portid))) <= outport;</pre>
223
               end if;
224
            end if;
225
         end process;
226
         RAM out2 <= RAM2(to integer(unsigned(portid)));
227
228
         -- Memoria RAM3 (escritura sincrona / lectura asincrona) INSTANCIA LA RAM
229
230
            process (clk)
231
         begin
            if (clk'event and clk = '1') then
232
                                                                  FIT DEC 13 10.40.00 2023
topievei_nelloworia_kam_int.vna
 233
               if (writestrobe = '1' and (portid>=x"80" and portid<x"C0")) then
 234
                   RAM3(to_integer(unsigned(portid))) <= outport;</pre>
                end if:
 235
             end if;
 236
 237
          end process;
          RAM out3 <= RAM3(to integer(unsigned(portid)));
 238
 239
 240
       -- Multiplexor inport
       inport <= RAM_out when (readstrobe = '1' and portid<x"40") else
    rxbuff_out when (readstrobe = '1' and portid=x"FF") else</pre>
 241
 242
 243
                 RAM_out2 when (readstrobe = '1' and (portid>=x"4A" and portid<x"8A")) else
 244
 245
 246
 247
                  RAM_out3 when (readstrobe = '1' and (portid>=x"8A" and portid<x"CA")) else
 248
                 sal_sumador when(readstrobe= '1' and portid=x"47")else
 249
 250
                  sal_crc when(readstrobe='1' and portid=x"43")else
 251
                  x"00":
 252 end behavioral:
```

## **PERIFÉRICOS**

#### SUMADOR

Para comenzar, veremos que nuestro periférico sumador, va a ser de 8 bits que al introducir dos caracteres devuelve la suma de estos. Iría conectado a las siguientes salidas de PicoBlaze:

- Out\_port [7:0]
- Port\_ld [7:0]
- Write strobe
- data\_out

Primero de todo necesitamos hacer el vhdl que necesitaremos para la suma, tendremos que ponerle un port-id para coger el dato de cada valor. Los datos que vamos a importar del componente son el "0x44" que será el primer valor, el segundo valor se leerá de la posición "0x45". La suma de estos dos, saldra por data\_out que esta as.

Luego de hacer este componente, hay que instanciarlo y declararlo en el toplevel y por último, tendremos que añadir esa salida del periférico al multiplexor, sal\_sumador con su respectiva posición que sera la "0x47".

Una vez terminado el vhdl, tendremos que implementar el asm. En el cual tendremos que hacer para que se ingresen dos números en dos registros y que te imprima la salida.

Llamamos a "recibe", recibiendo el carácter que se le pasa al PC. Luego hacer un LOAD donde guardaremos el valor recibido de rxreg a txreg. Luego se transmite ese valor. Se resta 30, para poner el valor en decimal. Después pondríamos un OUTPUT para recoger el valor del 0x44. Se vuelve a llamar a recibe y enviar valor del 0x45. Se lee un valor por INPUT txreg,47 se vuelve a sumar 30 y se vuelve a transmitir el resultado final.

Una vez con el asm realizado, para comprobarlo, tendremos que pasarlo a código máquina con nuestro archivo asm y el cpp. Una vez hecho esto tendremos el archivo TESTSUMA.vhd. Una vez hecho todo lo anterior debemos sintetizar, implementar y generar el archivo de programa de nuestro diseño. Simplemente ahora comprobaremos con el Hiperterminal el funcionamiento de nuestro periférico.

```
12:53:16 11/07/2023
     -- Create Date:
     -- Design Name:
     -- Module Name:
                        sumador - Rehavioral
 8
     -- Project Name:
     -- Target Devices:
10
     -- Tool versions:
     -- Description:
11
12
13
     -- Dependencies:
14
15
     -- Revision:
     -- Revision 0.01 - File Created
16
17
     -- Additional Comments:
18
19
     library IEEE;
20
     use IEEE.STD LOGIC 1164.ALL;
21
22
     use IEEE.NUMERIC_STD.ALL;
23
24
     entity sumador is
25
26
        Port (
27
            port_id : in std_logic_vector(7 downto 0); -- solo para depurar
28
             write strobe : in std logic;
                                                              -- cambio: write strobe
     debe ser de entrada
29
             out_port : in std_logic_vector(7 downto 0); -- solo para depurar
             in_port : out std_logic_vector(7 downto 0);
30
                                                             -- solo para depurar
             data_out : out std_logic_vector(7 downto 0);
31
32
             reset : in std logic;
33
             clk : in std_logic
        );
3.4
35
     end sumador;
36
37
     architecture Behavioral of sumador is
3.8
        signal R1, R2: std_logic_vector(7 downto 0);
39
40
         R1 process: process(reset, clk)
41
         begin
             if reset = '1' then
42
             R1 <= (others => '0');
elsif rising_edge(clk) then
43
44
45
                if write strobe = '1' and port id = x"45" then -- cambio: corregir
     el nombre de la señal (portid a port_id)
46
                      -- Realiza la suma y almacena el resultado en R1
47
                     R1 <= out_port;
48
                 end if;
49
             end if;
         end process R1_process;
50
51
52
         R2 process: process(reset, clk)
53
         begin
54
             if reset = '1' then
                 R2 <= (others => '0');
55
             elsif rising_edge(clk) then
if write_strobe = '1' and port_id = x"44" then -- cambio: corregir
56
57
     el nombre de la señal (portid a port id)
58
                     -- Realiza la suma y almacena el resultado en R2
59
                      R2 <= out_port;
60
               end if;
            end if;
61
        end process R2 process;
62
63
        data_out <= std_logic_vector(unsigned(R1) + unsigned(R2));</pre>
    end Behavioral;
```

#### **CRC**

Hemos creado un CRC de 8 bits que funciona de forma paralela ( $x^4 + x^4 + x + 1$ ), el cual se le introduce un valor y a ese valor se le calcula su CRC, el cual se trata de un circuito que implementa registros de desplazamiento con realimentación, esta será a través de puertas XOR. En este caso, estamos ante un código de redundancia cíclica en paralelo, lo cual nos permite realizar la operación en un ciclo de reloj. Se le introducirá un valor y el cual pasará por la secuencia de combinación pseudoaleatoria, y obtendremos el resultado. Iría conectado a las siguientes salidas de PicoBlaze:

- Out port [7:0]
- Port\_ld [7:0]
- Write\_strobe

Las entradas del CRC Serian

- -Data: Este esta conectado al outport por donde le entra la información desde el picoblaze.
- -crcln: esto son puertos intermedios que conectan los biestables del CRC.

Las Salidas del CRC es:

-crcOut: esta apunta a Sal\_crc que está conectado al multiplexor en la "43".

```
library IEEE;
24
25
    use IEEE.std logic 1164.all;
26
    entity crc is
28
     Port(
                  crcOut : out std logic vector(7 downto 0);
30
                  data: in std_logic_vector(7 downto 0);
                   port id : in std logic vector(7 downto 0);
                   write strobe : in std logic;
32
                   reset : in std logic;
34
                   clk : in std_logic);
35
36
    end crc;
37
38
39
40
    architecture Behavioral of crc is
41
42
43
          signal R1: std logic vector(7 downto 0);
             signal crcIn: std logic vector(7 downto 0);
44
45
46
47
48
49
    begin
50
51
     R1_process: process(reset, clk)
52
       begin
53
             if reset = '1' then
                R1 <= (others => '0');
54
55
                 crcIn<= (others => '0');
             elsif rising_edge(clk) then
                if write_strobe = '1' and port_id = x"41" then -- cambio: corregir
57
    el nombre de la señal (portid a port_id
                    R1 <= data;
58
                end if;
            end if;
60
       end process R1 process;
```

```
62
63
65
        crcOut(0) <= crcIn(0) xor crcIn(6) xor crcIn(7) xor R1(0) xor R1(6) xor R1(7);</pre>
        crcOut(1) <= crcIn(0) xor crcIn(1) xor crcIn(6) xor R1(0) xor R1(1) xor R1(6);</pre>
        crcOut(2) <= crcIn(0) xor crcIn(1) xor crcIn(2) xor crcIn(6) xor R1(0) xor R1(1</pre>
    ) xor R1(2) xor R1(6);
68
        crcOut(3) <= crcIn(1) xor crcIn(2) xor crcIn(3) xor crcIn(7) xor R1(1) xor R1(2</pre>
     ) xor R1(3) xor R1(7);
69
         crcOut(4) <= crcIn(2) xor crcIn(3) xor crcIn(4) xor R1(2) xor R1(3) xor R1(4);</pre>
70
        crcOut(5) <= crcIn(3) xor crcIn(4) xor crcIn(5) xor R1(3) xor R1(4) xor R1(5);</pre>
71
        crcOut(6) <= crcIn(4) xor crcIn(5) xor crcIn(6) xor R1(4) xor R1(5) xor R1(6);</pre>
72
         crcOut(7) <= crcIn(5) xor crcIn(6) xor crcIn(7) xor R1(5) xor R1(6) xor R1(7);</pre>
73 end architecture Behavioral;
```

Se ha realizado un banco de pruebas para la comprobación de su correcto funcionamiento y se ha verificado que cumple su objetivo.

## **INSTRUCCIÓN CRC**

Para la incorporación de una nueva instrucción, hemos ido fijándonos poco a poco, en cómo tenemos que ir cambiando los datos para la suma de esta instrucción. Es una instrucción de dos operandos.

El funcionamiento de esta instrucción es sencillo, simplemente hemos querido que haga la XOR de dos registros.

Para la incorporación de una nueva instrucción, hemos ido fijándonos poco a poco, en cómo tenemos que ir cambiando los datos para añadir esta instrucción. Desde la modificación del cpp.

Donde tenemos que aumentar este número máximo de instrucciones, incluimos el código de operación (dos que no estén en uso), añadir el nombre de la nueva instrucción (llamada "CRC"), ver a que grupo de instrucciones pertenece por sus datos. Es una instrucción de dos operandos.

```
break; // Para instrucciones aritmetica lesicas comprueba que tiene operandol y operandol.

case 3: /* LOAD */

case 4: /* AND */

case 5: /* OR */

case 6: /* XOR */

case 7: /* ADD */

case 8: /* ADDCY */

case 9: /* SUBCY */

case 10: /* SUBCY */

case 30: /* ADD new instruction for CRC*/

if((op[i].op1 == NULL) || (op[i].op2 == NULL)){

    printf("ERROR - Missing operand for %s on line %d\n",op[i].instruction, i+1);

    fprintf(ofp, "ERROR - Missing operand for %s on line %d\n",op[i].instruction, i+1);

    error++;

}

break;

case 11: /* SR0 */
```

```
case 38: /*cnc//

if() = 3){ kptr = load k to x id; sptr = and y to x id;}

if() = 4){ kptr = and k to x id; sptr = and y to x id;}

if() = 4){ kptr = and k to x id; sptr = and y to x id;}

if() = 5){ kptr = and k to x id; sptr = and y to x id;}

if() = 5){ kptr = and k to x id; sptr = and y to x id;}

if() = 5){ kptr = and k to x id; sptr = and y to x id;}

if() = 5){ kptr = and k to x id; sptr = and y to x id;}

if() = 5){ kptr = and k to x id; sptr = and y to x id;}

if() = 10}{ kptr = and k to x id; sptr = and y to x id;}

if() = 10}{ kptr = sub; k to x id; sptr = and y to x id;}

if() = 10}{ kptr = sub; k to x id; sptr = sub; y to x id;}

if() = 10}{ kptr = sub; k to x id; sptr = sub; y to x id;}

if() = 10}{ kptr = sub; k to x id; sptr = sub; y to x id;}

if() = 10}{ if() = 10}{ kptr = sub; k to x id; sptr = sub; y to x id;}

if() = 10}{ if() = 10}{ kptr = sub; k to x id; sptr = sub; y to x id;}

if() = 10}{ if() = 10}{ kptr = sub; k to x id; sptr = sub; y to x id;}

if() = 10}{ if() = 10}{ kptr = and; k to x id; sptr = sub; y to x id;}

if() = 10}{ if() = 10}{ kptr = and; k to x id; sptr = sub; y to x id;}

if() = 10}{ if() = 10}{ kptr = sub; k to x id; sptr = sub; y to x id;}

if() = 10}{ if() = 10}{ kptr = sub; k to x id; sptr = sub; y to x id;}

if() = 10}{ if() = 10}{ kptr = sub; k to x id; sptr = sub; y to x id;}

if() = 10}{ if() = 10}{ kptr = sub; k to x id; sptr = sub; y to x id;}

if() = 10}{ insert sol(; spt; op() = insert; s
```

Una vez hecha todas estas modificaciones en el programa cpp, pasamos a hacer las modificaciones en el hardware.

```
constant crc_y_to_x_id : std_logic_vector(4 downto 0) := "11101";
 constant crc k to x id : std logic vector(4 downto 0) := "10101";
component crc group
Port(first operand : in std logic vector(7 downto 0);
          second_operand : in std_logic_vector(7 downto 0);
          Y : out std logic vector(7 downto 0);
          clk : in std logic);
   end component;
component register and flag enable
   Port (i logical: in std logic;
         i arithmetic: in std logic;
         i_shift_rotate: in std logic;
         i_flip: in std logic;
                                           -- added new instruction
         i returni: in std logic;
         i_crc: in std_logic; -- NEW INSTRUCTION CRC
         i input: in std logic;
         active interrupt : in std logic;
         T state : in std logic;
         register enable : out std logic;
         flag enable : out std logic;
         clk : in std logic);
   end component;
--CRC
signal i_crc: std_logic;
signal crc result : std logic vector(7 downto 0);
 --CRC INSTRUCTION
       crc definition: crc group
       port map (first operand => sX register,
                second operand => second operand,
                Y => crc result,
                clk => clk);
```

```
-- added new instruction
i flip <= '1' when instruction(15 downto 11) = flip id else '0';
i_crc <= '1' when instruction(15 downto 11) = crc_y_to_x_id or instruction(15
downto 11) = crc_k_to_x_id else '0';
   i add sub <= instruction(12);
   i_carry_nocarry <= instruction(11);
   i_arithmetic <= i_add_k_to_x or i_add_y_to_x or i_addcy_k_to_x or i_addcy_y_to_x
                or i sub k to x or i sub y to x or i subcy k to x or i subcy y to x;
   \verb|i_logical| <= \verb|i_load_k_to_x| | or | \verb|i_load_y_to_x| | or | \verb|i_and_k_to_x| | or | | i_and_y_to_x| |
             or i_or_k_to_x or i_or_y_to_x or i_xor_k_to_x or i_xor_y_to_x;
   i_input <= i_input_p_to_x or i_input_y_to_x;</pre>
   i_output <= i_output_p_to_x or i_output_y_to_x;
   -- get ALU result
   ALU loop: for i in 0 to 7 generate
   begin
     ALU result(i) <= (shift_and_rotate_result(i) and i_shift_rotate)
                     or (in_port(i) and i_input)
                     or (arithmetic_result(i) and i_arithmetic)
                                                     -- added new instruction
                   or (flip_result(i) and i_flip)
                      or (crc result(i) and i crc)
                      or (logical_result(i) and i_logical);
   end generate ALU loop;
   -- decode second operand
   second_operand <= sY_register when instruction(14) = '1' else instruction(7</pre>
downto 0);
end Behavioral;
```

En la cual tendremos que hacer unas cuantas modificaciones en el procesador. Como algunas de, declarar el componente de la instrucción para que sea de dos operandos como nosotros queremos, declarar sus flags, instanciar el componente de la instrucción, etc.

```
20 library IEEE;
21 use IEEE.STD LOGIC 1164.ALL;
22 use IEEE.STD LOGIC ARITH.ALL;
    use IEEE.STD_LOGIC_UNSIGNED.ALL;
23
24
25
     -- Uncomment the following library declaration if using
    -- arithmetic functions with Signed or Unsigned values
26
     --use IEEE.NUMERIC STD.ALL;
27
28
    -- Uncomment the following library declaration if instantiating
29
30 -- any Xilinx primitives in this code.
    --library UNISIM;
31
32
     --use UNISIM.VComponents.all;
33
    entity crc_group is
34
35
       first_operand : in std_logic_vector(7 downto 0);
second_operand : in std_logic_vector(7 downto 0);
Y : out std_logic_vector(7 downto 0);
clk : in std_logic
36
37
38
39
       clk
      );
40
41
    end crc_group;
42
44
    architecture crc_definition of crc_group is
45
46
      bus_width_loop: for i in 0 to 7 generate
47
      begin
48
         CRC:
         process (clk)
49
50
           begin
          if (clk'event and clk = '1') then
51
52
           Y(i) <= first operand(i) xor second operand(i);
53
54
           end if;
5.5
         end process CRC;
56
     end generate bus_width_loop;
57
58
     end crc definition;
```

Esta instrucción, diseñada para realizar la operación de exclusión lógica (XOR) entre dos registros, desempeña un papel crucial en nuestro trabajo final, por ello hemos implementado esto para a la hora del calculo del CRC no sea siempre los mismos valores.

## **FUNCIONAMIENTO**

(programFinal.asm)

El funcionamiento detallado del programa es el siguiente:

1. Uso de RAMs para mostrar mensajes por pantalla:

El programa hace uso de 3 RAMs las cuales va a barrer estas para que lea los mensajes que hay almacenados en estas, desde los portid que hemos marcado.

	LOAD	s7,00
parte1:		
	INPUT	txreg,s7
	ADD	txreg,00
	JUMP Z	CARGA2
	CALL	transmite
	ADD	s7,01
	JUMP	parte1
CARGA2:	LOAD	s7,4A
mensaje2:	INPUT	txreg,s7
	ADD	txreg,00
	JUMP Z	CARGA3
	CALL	transmite
	ADD	s7,01
	JUMP	mensaje2
CARGA3:	LOAD	s7,8A
mensaje3:	INPUT	txreg,s7
	ADD	txreg,00
	JUMP Z	parte2
	CALL	transmite
	ADD	s7,01
	JUMP	mensaje3

#### 2. Bucle de resta del 1 al 9

Después de mostrar los mensajes en pantalla, el programa entra en un bucle el cual se carga en 9 y se va restando 1 cada vez, hasta llegar a 0 y vuelve a cargar 9. Y se queda ahí hasta que ocurra una interrupción en el programa.

parte2:	ENABLE INTERRUPT		
bucle1:	LOAD	s6,09	
bucle2:	SUB	s6,01	
	JUMP NZ	bucle2	
	LOAD	s6,09	
	JUMP	bucle2	

#### 3. Interrupción valor recibido

Cuando se presiona un valor aleatorio, el programa salta a una interrupción específica. Y ya es cuando ejecuta todas las acciones que hay en ella. Dentro de esta interrupción, primero se ejecuta la instrucción CRC, la cual como ya hemos comentado antes es una XOR. Se hará la XOR del valor aleatorio con el numero del 1 al 9 aleatorio el cual ha sacado en ese momento del bucle. Este será el primer número que sacará por pantalla. El segundo es el numero aleatorio con el cual hacemos la XOR, para saber el resultado coherente de esta. Este valor hay que saber que te lo da en ASCII y hay que saber que la XOR en hexadecimal, para que no haya confusiones.

#### 4. Periférico CRC

El resultado de esta XOR, se le lleva como valor de entrada al periférico CRC. El cual, este hará su proceso y sacara el CRC del primer valor que nos ha mostrado por pantalla. Por tanto, el tercer valor que te muestra por pantalla es el resultado final del programa.

interrup:	DISABLE	INTERRUPT
	CALL	recibe
	CRC	rxreg,S6
	;LOAD	S6,rxreg
	LOAD	txreg,rxreg
	CALL	transmite
	ADD	s6,30
	LOAD	txreg,S6
		0,
	CALL	transmite
	SUB	s6,30
	OUTPUT	rxreg,41
	INPUT	txreg,43
	CALL	transmite
	RETURNI	ENABLE
	ADDRESS	
	ADDRESS	FF
	JUMP	interrup