
Microprocesadores

Apuntes de clase

Javier Rodrigo López ¹ 8 de febrero de 2021



 $^{^{1}{\}rm Correo\ electr\'onico:\ javiolonchelo@gmail.com}$





Introducción

Imagen de la portada: Dante y Virgilio en el infierno, por William-Adolphe Bouguereau. Contenidos

5 Temas

- Tema 0. Presentación (S1)
- Tema 1. Memorias semiconductoras (S1-S2 + S5)
- Tema 2. Microprocesadores (S2-S4)
- Tema 3. Micro (S6-S8)
- Resolución de problemas (S5, S15-S16)

Laboratorio - Aula D8211

Calendario

Profesorado Manuel César R
doríguez Lacruz (coordinador) - Temas 0a 3 Miguel Chavarrías La
pastora - Tema $4\,$

Recursos

- The definitive guide to the ARM Cortex-M0 and Cortex-M0+ processors. Newnes
- Fast and effective embedded systems design. Applying the ARM mbed. Newnes.
- Embedded C Coding Standard. Barrgroup. IMPORTANTE, TODO EL CÓDIGO TIENE QUE TENER ESTE ESTILO

Excepto que las llaves de apertura van al final de la línea y la anchura de las indentaciones es de 2 espacios, en lugar de 4 como marca el libro.

Evaluación

Laboratorio (asistencia obligatoria)

$$L = 0.05P_1 + 0.125P_2 + 0.125P_3 + 0.2P_4 + 0.2L_1 + 0.3L_2(*)$$

Hay varias modalidades de examen de laboratorio. Si se aprueba el laboratorio, solo se realiza el examen de teoría.

Teoría

Calificación final Hay que sacar como mínimo un 4.5 en teoría y laboratorio para poder hacer media.

Requisitos

- Hay que saber manejar MUY BIEN el hexadecimal y el binario natural.
- Hay que saber hacer divisores resistivos y circuitos de polarización de diodos y transistores (bipolares y FET)

- Comprender los subsistemas combinacionales y secuenciales (incluyendo autómatas) y aplicar sus técnicas de análisis y síntesis.
- Codificar programas en lenguaje C/C++
- Aplicar las herramientas de debugging y demás

Asistencia obligatoria.

Materiales para el laboratorio

- Una o dos *protoboards*.
- Una placa STM Nucleo-l432kc. Hay que desoldar un par de jumpers. Buscar en la foto.
- Un modelo concreto de sensor ultrasónico.
- Cable de pares 1 metro (evitar los cables Duppont).
- 3 LED
- 3 micropulsadores
- 2 displays de 7 segmentos
- 1 LDR
- Para el resto de los componentes, mirar las listas de las prácticas, en Moodle.

Lista de tareas

- 1. Ir instalando los programas para las prácticas.
- 2. Descargar libros de bibliografía.
- 3. Comprar material.

Índice general

	Intro	ducciói	1				2
1.	Mer	norias	semiconductoras				7
	1.1.	Bancos	s de registros				7
		1.1.1.	Estructura				7
		1.1.2.	Chip select				7
		1.1.3.	Doble puerto				7
		1.1.4.	Bus bidirectional				7
		1.1.5.	Output enable				7
		1.1.6.	Capacidad y organización				7
		1.1.7.	Símbolo				8
		1.1.8.	Cronograma de funcionamiento				8
	1.2.		rias semiconductoras				8
	1.2.	1.2.1.	Características				8
		1.2.1.	Clasificación de los sistemas de almacenamiento				8
		1.2.3.	Parámetros				9
		1.2.4.	Cronogramas de funcionamiento				9
		1.2.5.	Mapas de memoria				9
	1.3.	Mapas	de memoria			٠	9
2	Mic	roproc	esadores				11
	2.1.	_	oto de algoritmo				11
	2.2.	-	as secuenciales con memoria. Definición de microprocesa				11
			tos internos de un microprocesador				11
	2.4.	_	ectura de tres buses				11
	2.5.		los de codificación de instrucciones				11
	2.6.		ión de los microprocesadores				11
	2.7.		os de programación y set de instrucciones				11
							11
	2.9.	Caract	erística de las arquitecturas				11
	2.10.	Entorn	o de programación para sistemas empotrados				11
3.	Pro	cesado	r ARM Cortex-M0				13
	3.1.	Histori	a de ARM	 			13
	3.2.		ectura ARM Cortex-M0				
			Características principales de la arquitectura				
		3.2.2.					
		3.2.3.	Modelo de programación				13
							13
		3.2.4.	Set de instrucciones				
		3.2.5.	Reset del procesador				13
		3.2.6.	Tamaños de datos				13
	3.3.		ontroladores basados en arquitecturas ARM Cortex-M				13
		3.3.1.	NXP LPC1768				13
		3.3.2.	STM ST32L432KC				13
4.	Téc		e I/O e interrupciones				15
	4.1.	Entrad	a/Salida				16
	4.2.	GPIO					16
	4.3.	Interru	pciones				16
		4.3.1.	Polling e interrupciones				16
		4.3.2.	Esquemas hardware para la gestión de interrupciones.				16
			Esquemas hardware para la gestión de interrupciones.				16

		4.3.4.	Conceptos de enmascaramiento, vector, prioridad, latencia, anidamiento y excepción	;
		4.3.5.	Sleep	
		4.3.6.	Particularización para la arquitectura Cortex-M0	
	4.4.	Tempo	orizadores	;
	4.5.	PWM		;
	4.6.	ADC y	DAC	;
	4.7.	Sistem	as controlados por eventos	;
		4.7.1.	Concepto de sistema reactivo y de evento	;
		4.7.2.	Máquinas de estados finitos controladas por eventos)
	4.8.	Comur	nicaciones serie asíncronas	;
		4.8.1.	Concepto	;
		4.8.2.	Parámetros y variantes	;
		4.8.3.	Interfaz físico	;
		4.8.4.	UART y transceiver	;
		4.8.5.	Programación)
5.	Lab	orator	io 17	7
	5.1.	Lengua	aje de ensamble $\dots \dots \dots$	7
		_	la/Salida	
			orizadores e interrupciones	
		_	de aplicación de mediana complejidad	

6

Memorias semiconductoras

1.1 Bancos de registros

Un **registro** es un circuito secuencial paralelo-paralelo que permite almacenar un dato de varios bits.

Un banco de registros es una colección de registros. Se usan para almacenar varios datos de varios bits.

Al hablar de registros, es normal denominarlos **direcciones**. Entonces, en un banco de registros de 8 registros, cuando se quiera escribir un dato en el quinto registro se dirá que se quiere acceder a la dirección 5.

1.1.1. Estructura

Vamos a ver la estructura con un ejemplo. Un registro de cuatro datos de 8 bits usando registros de 8 bits. Una salida de 8 bits. Por lo tanto, necesitaremos un multiplexor de 4 a 1 con su correspondiente entrada de selección A_RD (dirección de lectura). Además, se necesita una entrada de habilitación A_WR (dirección de escritura) que, usando un decodificador, permitirá la habilitación de los registros, teniendo este mismo otra entrada de habilitación denominada WRn (escritura, a nivel bajo).

1.1.2. Chip select

Chip Select (CSn, a nivel bajo) es un enable del banco de registros. Se añade una puerta AND con entradas CSn y WRn, la salida será WEn, que es la entrada de habilitación del decodificador.

1.1.3. Doble puerto

El **doble puerto** de lectura consiste en añadir otra salida, con su correspondiente multiplexor y entrada de selección de registro de lectura.

1.1.4. Bus bidireccional

El bus bidireccional es un único bus que hace las funciones de bus de entrada y bus de salida. Se necesita el **buffer de tres estados** (falta describir este componente).

1.1.5. Output enable

El output enable (OEn) es una entrada que proporciona permiso para obtener la lectura por el bus de datos.

1.1.6. Capacidad y organización

En esta asignatura, los datos van a ser denominados palabras.

- $n \equiv \text{número de registros}$
- $p \equiv$ anchura del bus de direcciones $(n=2^p)$
- $= q \equiv tamaño en bits de cada palabra$
- Organización: $n \times q$. Ejemplo: 32x64

■ Capacidad: $n \cdot q$. Ejemplo: $32 \cdot 64 = 2048$ palabras

1.1.7. Símbolo

1.1.8. Cronograma de funcionamiento

FALTA AÑADIR IMÁGENES

1.2 Memorias semiconductoras

Son registros con algunas diferencias.

- No emplean flip-flops para almacenar la información. Permiten almacenar mucha más información que los bancos de registros.
- Muchas veces son asíncronas, careciendo de reloj y de puerto de inicialización síncrona.

Sin embargo, comparten bastantes características:

- Los conceptos de organización y capacidad son idénticos.
- Existen variantes con buses separados, doble puerto...

Pasos a seguir para escribir una palabra en la memoria

- 1. Poner la dirección a la que quieres acceder.
- 2. Poner el dato que quieres escribir.
- 3. Habilitar la memoria.
- 4. Decirle que NO vas a leer. Esto es obligatorio.
- 5. Siempre tiene que haber un flanco de subida para escribir el dato, porque las memorias son asíncronas. La escritura sucede durante el flanco.

1.2.1. Características

Permanencia

Una vez haya sido almacenada la información, su contenido no se puede alterar (solo lectura/permanentes vs. lectura/escritura)

Volatilidad

Si una memoria es volátil, la información se pierde al retirar la alimentación.

Acceso

El tiempo de acceso a los datos es puede ser dependiente o independiente en la memoria o no. Son las memorias de acceso aleatorio y de acceso secuencial, respectivamente.

Dinámicas o estáticas

La información puede perderse al poco tiemo de ser almacenada y necesitas un refresco (refresh), o no. Son las memorias dinámicas y las memorias estáticas, respectivamente.

1.2.2. Clasificación de los sistemas de almacenamiento

- Magnéticos
 - Cintas
 - Discos
 - Núcleos de ferrita

- Ópticos
 - CD
 - DVD
- Memorias semiconductoras
 - Acceso secuencial
 - $\circ\,$ Registros de desplazamiento
 - CCD (Charge Coupled Devices)
 - o Pilas LIFO (Last-In / First-Out) y FIFO (First-In / First-Out)
 - Acceso aleatorio
 - o Lectura y escritura
 - $\diamond \ \mathrm{SRAM}$
 - \diamond DRAM
 - ♦ Flash
 - o Solo lectura
 - ♦ ROM
 - \diamond PROM
 - \diamond EPROM
 - ♦ E2PROM

M: Memoria / O: Read Only / P: Programable / E(2): Erasable / E(1): Electrically

CAMBIAR ESTA LISTA POR UN ESQUEMA

- 1.2.3. Parámetros
- 1.2.4. Cronogramas de funcionamiento
- 1.2.5. Mapas de memoria
- 1.3 Mapas de memoria

Microprocesadores

2.1	Concepto de algoritmo
2.2	Sistemas secuenciales con memoria. Definición de microprocesador
2.3	Elemntos internos de un microprocesador
2.4	Arquitectura de tres buses
2.5	Ejemplos de codificación de instrucciones
2.6	Evolución de los microprocesadores
2.7	Modelos de programación y set de instrucciones
2.8	Pila
2.9	Característica de las arquitecturas
2.10	Entorno de programación para sistemas empotrados

Procesador ARM Cortex-M0

3.1	Historia	de	ARM
\mathbf{o} . \mathbf{r}	TIDUOTIA	\mathbf{u}	7 TT CT V T

3.2 Arquitectura ARM Cortex-M0

- 3.2.1. Características principales de la arquitectura
- 3.2.2. Organización de memoria
- 3.2.3. Modelo de programación
- 3.2.4. Set de instrucciones
- 3.2.5. Reset del procesador
- 3.2.6. Tamaños de datos
- 3.3 Microcontroladores basados en arquitecturas ARM Cortex-M
- 3.3.1. NXP LPC1768
- 3.3.2. STM ST32L432KC



Técnicas de I/O e interrupciones

Interfaz físico

Programación

UART y transceiver

4.8.3.

4.8.4.

4.8.5.

4.1	Entrada/Salida
4.2	GPIO
4.3	Interrupciones
4.3.1.	Polling e interrupciones
1.3.2.	Esquemas hardware para la gestión de interrupciones
1.3.3.	Esquemas hardware para la gestión de interrupciones
1.3.4.	Conceptos de enmascaramiento, vector, prioridad, latencia, anidamiento y excepción
1.3.5.	Sleep
1.3.6.	Particularización para la arquitectura Cortex-M0
1.4	Temporizadores
4.5	PWM
4.6	ADC y DAC
1.7	Sistemas controlados por eventos
1.7.1.	Concepto de sistema reactivo y de evento
1.7.2.	Máquinas de estados finitos controladas por eventos
Evento	os y mensajes
	s y variables extendidas, guardas
Codific	cación en C
Ejemp	lo de aplicación completa
4.8	Comunicaciones serie asíncronas
4.8.1.	Concepto
1.8.2.	Parámetros y variantes

Laboratorio

5.1	Lenguaje de ensamble
5.2	Entrada/Salida
5.3	Temporizadores e interrupciones
5 4	Diseño de aplicación de mediana complejidad