

Apartado C. Obtenga la expresión booleana de las señales de selección de las memorias EEROM, CS finames ("S finames"). Recuerde que dichas memorias descan ubicarse en las posiciones más logico.

EE PRONO > 17 dir.

A (14...12) C A (12...12) C A (12...12) C A (12...12) C A (12...13)

A (14...13) O × S B F F

Apartado D. Obtenga la expresión booleana de la señal de selección de las memoria sea, decuerde que dicha memoria desca ubicarse en las posiciones más bajas posibles del mapa. Debe emplearse decudificación completa.

C s (14...11) (-) (10...0)

Apartado E. Si se desease hacer una decodificación completa del periférico ¿cuántos bits del bus de direcciones del microprocesador se necest arían para obtener la señal CS_{PERIF}? Justifique

la respuesta.

Ejercicio 4 Interrupciones

1.6 puntos

Un determinado microcontrolador está basado en un *core* ARM *Cortex-M0*. Dicho *core* cuenta con un NVIC (*Nested Vectored Interrupt Controller*). Entre los periféricos incluidos en dicho microcontrolador se encuentran: un *timer*, un ADC, un DAC y un GPIO, todos ellos capaces de generar interrupciones mediante sendas señales de petición de interrupción IRQ (IRQ_{TMR}, IRQ_{ADC}, IRQ_{DAC} y IRQ_{GPIO} respectivamente). Además, una circuitería externa al microcontrolador tiene acceso a la señal de interrupción no enmascarable NMI.

NM

El programa corriendo sobre el procesador ha configurado los niveles de prioridad de las interrupciones configurables según la siguiente tabla:

Interrupción	Nivel de prioridad
IRQ _{TMR}	196
IRQ _{ADC}	128
IRQDAC	64
IRQ _{GPIO}	0

DAC

y, además, ha enmascarado todas la enmascarables, excepto las asociadas a IRQ_{TMR} y IRQ_{DAC}

A su vez, las rutinas de atención a las interrupciones, ISR, asociadas a las distintas interrupciones presentan los tiempos de ejecución dados en la siguiente tabla:

Interrupción	Tiempo de
	ejecución de su ISR
	(µs)
NMI	0.50
IRQ_{TMR}	0.75
IRQ _{ADC}	1.25
IRQ _{DAC}	1.75
IRQ _{GPIO}	1.00


Todas estas IRQ y NMI son activas por flanco. Suponga que el tiempo de latencia para todas las interrupciones es despreciable.

El programe principal que el procesador está ejecutando es

Apartado A. En estas circunstancias se producen nancos activos en estas líneas IRQ y NMI en los instantes dados en la siguiente tabla:

	Instantes en los que
Interrupción	ocurren flancos
	activos (µs)
NMI	2.50
IRQ _{TMR}	0.50
IRQ _{ADC}	3.50
IRQ _{DAC}	1.75
IRQ _{GPIO}	4.00

Complete el gráfico indicando para cada momento qué ISR (NMI, TMR, ADC, DAC o GPIO) está ejecutando el procesador, en qué intervalos de tiempo el procesador está dormido (estos márquelos como ${\rm SLP}$, de ${\it SLeeP}$) y en qué intervalos de tiempo se está ejecutando el programa principal sin que el procesador duerma (márquelos como RUN). t=0 s coincide con el instante en el que se ejecuta la instrucción CPSIE I del programa principal. Suponga que el tiempo de ejecución de cada instrucción individual es despreciable en la escala de tiempos de la gráfica.





De nuevo, $t=0\,\mathrm{s}$ coincide con el instante en el que se ejecuta la instrucción <code>CPSIE I del programa</code> principal.



Apartado C. ¿En cuál de los dos casos anteriores es previsible un menor consumo de energía por parte del procesador? Justifique su respuesta.



Ejercicio 5 Periféricos En el siguiente cronograma se muestra la evolución de las señales de entrada A v ENA en los pines A_PIN y NA_PIN En este cronograma el eje de abscisas está graduado en unidades 1.6 puntos de $1/9600 \, \text{s} \approx 104467 \, \text{µs y} \, t = 0$ coincide con el instante en que se entra en main(). La tensión de magnatación del poero antrolador V_{DD} es 3.3 V y coincide con la de referencia del ADC.

Complete el crojograma para las señales PWM y USBTX (asociadas a los pines PWM_PIN Sobre el µcontrolador de una placa mbed LPC1768 (o Nucleo-l432kc) está corriendo el siguiente código. y USBTX) y también para el valor de la variable n a lo largo del tiempo. Suponga que el tiempo #include "mbed.h' necesario para la ejecución de cada una de las líneas de código del programa es despreciable en la escala de tiempos del cronograma. Para este problema suponga que el objeto PwmOut se comporta de modo que, cada vez ue llama a cualquiera de sus métodos period(), period_ms() o period_us(), #define US me latar ente comienza la generación (flanco de subida) de un nuevo pulso, y todos los pulsos siguientes (sus flancos de subida) estarán espaciados el tiempo indicado en el parámetro AnalogIn a(A_PIN);
InterruptIn ena(ENA_PIN); empleado al llamar al método, y así hasta que de nuevo se llame a alguno de estos tres métodos. Serial pc(USBTX, USBRX); pwm(PWM_PIN); ena_rise_evnt; bool ena_fall_evnt; void ena_rise_isr(void) { ena_rise_evnt = true; void ena_fall_isr(void) { ena_fall_evnt = true; int32_t n = 13; pc.format(7, pc.None, 2 rise(ena_rise_isr) 30 (s/9600) pwm.period_us((6*US) / BAUDRATE); pwm.pulsewidth_us(US / BAUDRATE); while(true) { _if(ena_rise_evnt) { ena_rise_evnt = false; n = a.read_u16() / 780; pwm.pulsewidth_us((US*(n + 17)) / (21*EAUDRATE)); if(ena_fall_evnt) { ena_fall_evnt__ if(n >= 46) pc.putc(n)if(!ena_rise_evnt && !ena_fall_evnt) __WFI(); _enable_irq();