2018 Extraordinaria

Ejercicio 4 Interrupciones

1.6 puntos

Un determinado microcontrolador está basado en un core ARM Cortex-MO. Dicho core cuenta con un NVIC (Nested Vectored Interrupt Controller). Entre los periféricos incluidos en dicho microcontrolador se encuentran un timer, un ADC, un DAC y un GPIO, todos ellos capaces de generar interrupciones mediante sendas señales de pedeion de interrupción IRQ (IRQ_{TMR}, IRQ_{ADC}, IRQ_{DAC} y IRQ_{GPIO} respectivamente). Además, una circuitería externa al microcontrolador tiene acceso a la señal de interrupción no enmascarable, NMI.

El programa corriendo sobre el procesador ha configurado los niveles de prioridad de las interrupciones configurables según la siguiente tabla:

_ (Interrupción	Nivel de prioridad
~/	IRQ _{TMR}	0
Y	IRQ _{ADC}	64
_	IRQ	172
\/	IRQ _{GPIO}	196

ha habilitado las interrupciones y enmascarado todas la enmascarables, excepto las tres asociadas a IRQTMR, IRQADC Y IRQGPIO.

A su vez, las rutinas de atención a las interrupciones, ISR, asociadas a las distintas interrupciones presentan los tiempos de ejecución dados en la siguiente tabla:

		Tiempo de	
	Interrupción	ejecución de su ISR	
/		(μs)	\ \ \
	NMI	0.50	
	IRQ _{TMR}	0.75	
	IRQ _{ADC}	0.75	
	IRQ _{DAC}	1.25	
	IRQ _{GPIO}	1.00	

Todas estas IRQ y NMI son activas por Hanco. Suponga que el tiempo de latencia para todas las interrupciones es despreciable.

El programa principal que el procesador está ejecutando es:

WFI

Apartado A. En estas circunstancias se producen flancos activos en estas líneas IRQ y NMI en los instantes dados en la siguiente tabla:


	Interrupción	Instantes en los que	
		ocurren flancos	
		activos (µs)	
	NMI	2.00	
	IRQ _{TMR}	0.75	
	IRQ _{ADC}	3.50	
	IRQ _{DAC}	0.75 y 1.50	
	IRQ _{GPIO}	4.00	

Complete el gráfico indicando para cada momento qué ISR (NMI, TMZ, ADC, DAC o ejecutando el procesador y en qué intervalos de tiempo el procesador está dormido (estos márquelos como SLP, de SLeeP). t = 0 s coincide con el instante en el que, por primera vez, se ejecuta la instrucción WFI del programa principal. Suponga que el tjempo de ejecución de cada instrucción individual es despreciable en la escala de tiempos de la gráfica.

Apartado B. Repita el apartado anterior suponiendo ahora que el programa

; inhabilita las interrupciones enmascarables

De nuevo, $t=0\,\mathrm{s}$ coincide con la primera vez que se ejecuta la instrucción WFI del programa principal.



10