

# 2018 Extraordinaria

## Ejercicio 4 Interrupciones

1.6 puntos

Un determinado microcontrolador está basado en un *core* ARM Cortex-M0. Dicho *core* cuenta con un NVIC (*Nested Vectored Interrupt Controller*). Entre los periféricos incluidos en dicho microcontrolador se encuentran: un *timer*, un ADC, un DAC y un GPIO, todos ellos capaces de generar interrupciones mediante sendas señales de petición de interrupción IRQ (IRQ<sub>TMR</sub>, IRQ<sub>ADC</sub>, IRQ<sub>DAC</sub> y IRQ<sub>GPIO</sub> respectivamente). Además, una circuitería externa al microcontrolador tiene acceso a la señal de interrupción no enmascarable, NMI.

El programa corriendo sobre el procesador ha configurado los niveles de prioridad de las interrupciones configurables según la siguiente tabla:

Interrupción	Nivel de prioridad
IRQ <sub>TMR</sub>	0
IRQ <sub>ADC</sub>	64
IRQ <sub>DAC</sub>	128
IRQ <sub>GPIO</sub>	196

ha habilitado las interrupciones y enmascarado todas la enmascarables, excepto las tres asociadas a IRQ<sub>TMR</sub>, IRQ<sub>ADC</sub> y IRQ<sub>GPIO</sub>.

A su vez, las rutinas de atención a las interrupciones, ISR, asociadas a las distintas interrupciones presentan los tiempos de ejecución dados en la siguiente tabla:

Interrupción	Tiempo de ejecución de su ISR (μs)
NMI	0.50
IRQ <sub>TMR</sub>	0.75
IRQ <sub>ADC</sub>	0.75
IRQ <sub>DAC</sub>	1.25
IRQ <sub>GPIO</sub>	1.00

Todas estas IRQ y NMI son activas por flanco. Suponga que el tiempo de latencia para todas las interrupciones es despreciable.


El programa principal que el procesador está ejecutando es:

Loop  
WFI  
B  
Loop

**Apartado A.** En estas circunstancias se producen flancos activos en estas líneas IRQ y NMI en los instantes dados en la siguiente tabla:

Interrupción	Instantes en los que ocurren flancos activos (μs)
NMI	2.00
IRQ <sub>TMR</sub>	0.75
IRQ <sub>ADC</sub>	3.50
IRQ <sub>DAC</sub>	0.75 y 1.50
IRQ <sub>GPIO</sub>	4.00

Complete el gráfico indicando para cada momento qué ISR (NMI, TMR, ADC, DAC o GPIO) está ejecutando el procesador y en qué intervalos de tiempo el procesador está dormido (estos márkuelos como SLP, de *Sleep*).  $t = 0$  s coincide con el instante en el que, por primera vez, se ejecuta la instrucción WFI del programa principal. Suponga que el tiempo de ejecución de cada instrucción individual es despreciable en la escala de tiempos de la gráfica.



**Apartado B.** Repita el apartado anterior suponiendo ahora que el programa principal que se ejecuta es:

Loop  
WFI  
B  
Loop ; inhabilita las interrupciones enmascarables

De nuevo,  $t = 0$  s coincide con la primera vez que se ejecuta la instrucción WFI del programa principal.

