

Tugas Mandiri 7

Date. .

Nama: Arzaka Pratapa Hawardi

Kelas: PSD-C

NPM: 2306152393

1. a. Register adalah unit penyimpanan atau koleksi kecil dari sebuah binary.

Register berperan sebagai lokasi penyimpanan sementara untuk data yang sedang diproses. Biasanya register digunakan untuk melakukan penyimpanan data yang kecil, perpindahan data, dan proses operasi data.

b. Karena tujuan register adalah menyimpan data, struktur dari register juga harus terdiri dari unit yang bisa menyimpan data juga. Salah satu unit ini adalah flip-flop, dimana flip-flop dapat menyimpan 1 bit data pada setiap periode clock.

c. Microoperations merupakan operasi dasar yang dilakukan pada level terendah dalam unit pemrosesan data di dalam sebuah komputer. Microoperations dijalankan pada level bit di dalam register.

d. I. Transfer Microoperations: Merupakan prosedur memindahkan data dari suatu register ke register lainnya.

Contoh RTL: $R_1 \leftarrow R_2$ (data dari R_2 di-transfer ke R_1)

II Arithmetic operations: Merupakan sebuah prosedur untuk menerapkan proses aritmatika dari data di register. operations: $(+, -, *, /)$

Contoh RTL: $R_3 \leftarrow R_1 + R_2$ (penjumlahan data R_1 dan R_2 disimpan di dalam R_3)

III. Logic Microoperations: Merupakan sebuah prosedur untuk memanipulasi data atau menggunakan operasi bitwise (operasi per bit) kepada data.
Operations: $(V, \wedge, \oplus, \neg)$

Date.

Contoh RTL: $R_1 \leftarrow R_1 \oplus R_2$ (data di R_1 di-XOR dgn data di R_2 secara bitwise dan di-store di R_1)

IV. Shift microoperations: Sebuah proses Shift data akan menggeser data

Contoh RTL: $sl R_1$ (Shift left R_1)

$ro \leftarrow sr R_2$ (Shift right R_2 lalu store di R_0)

2. $R_1 = 0100 \ 0101 \quad R_2 = 1101 \ 0111$

a. $R_0 \leftarrow R_1 + \overline{R_2} + 1$

$\Rightarrow R_1 \Rightarrow 0100 \ 0101$

$\overline{R_2} \Rightarrow 0010 \ 1000$

$$\begin{array}{r} \\ \\ 1 \\ \hline R_0 = 0110 \ 1110 \end{array}$$

b. $R_0 \leftarrow \overline{R_1 \wedge R_2}$

$R_1 \Rightarrow 0100 \ 0101$

$R_2 \Rightarrow 1101 \ 0111$ Bitwise and (11)

$R_1 \wedge R_2 \Rightarrow 0100 \ 0101$

$\overline{R_1 \wedge R_2} \Rightarrow 1011 \ 1010$

store ke R_0 $R_0 \Rightarrow 1011 \ 1010$

c. $R_0 \leftarrow sl R_1$

$R_1 \Rightarrow 0100 \ 0101$

store ke R_0 $sl R_1 \Rightarrow 1000 \ 1010$

$R_0 \Rightarrow 1000 \ 1010$

$$(d). R_0 \leftarrow \overline{R_1} \oplus \overline{R_2}$$

$$\overline{R_1} \Rightarrow \quad 1011 \quad 1010$$

$$\overline{R_2} \Rightarrow \quad 0010 \quad 1000 \quad \text{Because xor } (\oplus)$$

$$R_0 \Rightarrow \quad 1001 \quad 0010$$

$$e. R_0 \leftarrow \text{shr } R_2$$

$$R_2 \Rightarrow \quad 1101 \quad 0111$$

shr

$$R_0 \Rightarrow \quad 1110 \quad 1011$$

$$(3). R_A = 1010 \quad 0101$$

$$R_B = 1100 \quad 1100$$

$$R_C = 0110 \quad 1001$$

$$a. R_A \leftarrow \overline{R_A} + R_C$$

$$\overline{R_A} \Rightarrow \quad 0101 \quad 1010$$

$$R_C \Rightarrow \quad 1001 \quad 0110$$

$$R_A \Rightarrow \quad 1111 \quad 0000$$

$$b. R_B \leftarrow \text{ar } \overline{R_B}$$

$$\overline{R_B} \Rightarrow \quad 0011 \quad 0011$$

~~ar~~ arR_B

$$1001 \quad 1001$$

Date.

c. $R_C \leftarrow R_B \oplus R_C$

$R_B \Rightarrow$ 1001 1001

$R_C \Rightarrow$ 0110 1001 Bitwise XOR (\oplus)

$R_C \Rightarrow$ 1111 0000

d. $R_A \leftarrow R_A + \overline{R_C} + 1$

$R_A \Rightarrow$ 1111 0000

$\overline{R_C} \Rightarrow$ 0000 1111

bring overflow

1
① 0000 0000 +

$R_A \Rightarrow$ 0000 0000

e. $R_B \leftarrow R_B \vee \overline{R_C}$

disorder kanannya dulu $\Rightarrow R_B \vee \overline{R_C} \Rightarrow \overline{R_B} \wedge R_C$

$\overline{R_B} \Rightarrow$ 0110 0110

$R_C \Rightarrow$ 1111 0000 Bitwise And (\wedge)

$R_B \Rightarrow$ 0110 0000

f. $R_C \leftarrow \overline{R_B} \oplus \overline{R_C}$

$\overline{R_B} \Rightarrow$ 1001 1111

$\overline{R_C} \Rightarrow$ 0000 1111 Bitwise XOR (\oplus)

$\overline{R_B} \oplus \overline{R_C} \Rightarrow$ 1001 0000

transfer ke R_C { $\overline{R_B} \oplus \overline{R_C} \Rightarrow$ 0110 1111

$R_C \Rightarrow$ 0110 1111

$$4. a. Cx \overline{Cy} : A \leftarrow \overline{A} \vee B$$

$$Cx Cy : A \leftarrow \overline{B}$$

$$\overline{Cx} \overline{Cy} : A \leftarrow A \oplus B$$

$$\overline{Cx} Cy : A \leftarrow \overline{A \wedge B}$$

b.	Control Input		Present State	Input	Next state
	Cx	Cy	$A(t)$	$B(t)$	$A(t+1)$
	0	0	0	0	0
	0	0	0	1	1
	0	0	1	0	1
	0	0	1	1	0
	0	1	0	0	1
	0	1	0	1	1
	0	1	1	0	1
	0	1	1	1	0
	1	0	0	0	1
	1	0	0	1	1
	1	0	1	0	0
	1	0	1	1	1
	1	1	0	0	1
	1	1	0	1	0
	1	1	1	0	1
	1	1	1	1	0