# Digitaltechnik Labor 3

# Würfel: Taktgefühl und Gedächtnis

### Vorbereitung

Jan Hoegen\*

Erstellt am: 24. April 2022 Betreuer: Prof. Dr. -Ing. Jan Bauer

### Inhaltsverzeichnis

1	Binärdarstellung des Geburtstages	2
2	Der Zähler	2
3	Zustandsübergangstabelle	3
ŀ	Minimierung der Gleichungen	4
5	Simulation der Schaltung	4

<sup>\*</sup>Matrikelnumer: 82358

#### 1 Binärdarstellung des Geburtstages

Das Ergebnis der XOR-Schaltung mit 4 Eingängen wird genau dann 1, wenn die Anzahl der high-gesetzten Eingangsvariablen ungerade ist.

In einer Zweiergruppe mit Rithik Kumar bilden sich die Binärzahlen aus Tabelle 1.

Tabelle 1: Binärdarstellung des zusammengesetzten Geburtstages

Name	Tag	Monat
Jan Hoegen	22	11
Rithik Kumar	02	01
Summe	24	12
Binärdarstellung	11000	1100

Das Rechenergebnis für Monat und Tag ist:

$$P_T = 1 \oplus 1 \oplus 0 \oplus 0 \oplus 0 = 0$$

$$P_M=1\oplus 1\oplus 0\oplus 0=0$$

Damit ist der Tetraeder in FULL-NAND zu erstellen.

#### 2 Der Zähler

Der Zähler muss 5 Zustände abbilden können (die Zahlen 0 bis 4). Diese Zahlen lassen sich in 3 Bits darstellen, dementsprechend werden 3 Flip-Flops benötigt. Abbildung 1 zeigt das Zustandsdiagramm des Zählers. In Abbildung 2 wird die Struktur mit einem Übergangsschaltnetz beschrieben.




Abbildung 1: Zustandsdiagramm des Zählers




Abbildung 2: Schaltstruktur des Zählers **Legende**: ÜSN: Übergangsschaltnetz

# 3 Zustandsübergangstabelle

Zur Darstellung der Ziffern wird die Zustandsübergangstabelle in Tabelle 2 aufgestellt. Es gelten die Deklarationen aus Abbildung 2.

Tabelle 2: Zustandsübergangstabelle des Zählers

8 8										
Zählwert	$  Z_2  $	$Z_1$	$Z_0$	E	$ Z_2^+ $	$Z_1^+$	$Z_0^+$	$A_2$	$A_1$	$A_0$
0	0	0	0	0	0	0	0	0	0	0
0	0	0	0	1	0	0	1	0	0	1
1	0	0	1	0	0	0	1	0	0	1
1	0	0	1	1	0	1	0	0	1	0
2	0	1	0	0	0	1	0	0	1	0
2	0	1	0	1	0	1	1	0	1	1
3	0	1	1	0	0	1	1	0	1	1
3	0	1	1	1	1	0	0	1	0	0
4	1	0	0	0	1	0	0	1	0	0
4	1	0	0	1	0	0	1	0	0	1
5	1	0	1	0	X	X	X	X	X	X
5	1	0	1	1	X	X	X	X	X	X
5	1	0	0	0	X	X	X	X	X	X
6	1	0	0	1	X	X	X	X	X	X
6	1	1	1	0	X	X	X	X	X	X
7	1	1	1	1	X	X	X	X	X	X

#### 4 Minimierung der Gleichungen

Nach minimieren der Gleichungen für  $A_0$ ,  $A_1$ ,  $A_2$  durch KV-Tabellen und disjunktive Minimalformen und anschließende Umformung in Full-NAND ergeben sich:

$$A_{0} = (\overline{Z_{0}} \wedge \overline{Z_{1}} \wedge E) \vee (Z_{0} \wedge \overline{Z_{2}} \wedge \overline{E}) \vee E)$$

$$= (\overline{Z_{0}} \wedge \overline{Z_{1}} \wedge E) \wedge (\overline{Z_{0}} \wedge \overline{Z_{2}} \wedge \overline{E}) \wedge \overline{E}$$

$$A_{1} = (Z_{0} \wedge \overline{Z_{1}} \wedge \overline{Z_{2}} \wedge E) \vee (Z_{1} \wedge \overline{E})$$

$$= (\overline{Z_{0}} \wedge \overline{Z_{1}}) \wedge (\overline{Z_{2}} \wedge E) \wedge (\overline{Z_{1}} \wedge \overline{E})$$

$$A_{2} = (Z_{0} \wedge Z_{1} \wedge \overline{Z_{2}} \wedge E) \wedge (Z_{2} \wedge \overline{E})$$

$$= (\overline{Z_{0}} \wedge \overline{Z_{1}} \wedge \overline{Z_{2}} \wedge E) \wedge (\overline{Z_{2}} \wedge \overline{E})$$

Für  $A_0$  werden 13, für  $A_1$  10 und für  $A_2$  9 NAND-Gatter benötigt.

#### 5 Simulation der Schaltung

Die Gleichungen aus Abschnitt 4 ergeben das Schaltbild in Bild 3. Es wurden ausschließlich NAND-Gatter verwendet, um 3 D-Flip-Flops anzusteuern. Diese werden an den BCD-zu-7-Segment-Wandler aus dem vorherigen Labor angeschlossen. Als Eingangsvariablen werden der Taster, der Taktgeber c, der Reset-button und die Zustände  $Z_0^+, Z_1^+, Z_2^+$  gewählt. Die Ausgänge der Flip-Flops können in der Simulation nicht direkt mit den zugehörigen Zustandsvariablen verbunden werden.

Die Zustände  $Z_0^+, Z_1^+, Z_2^+$  wurden mit einem Inverter verknüpft. Dies widerspricht *nicht* den Anforderungen aus dem Laborbericht, denn dies ist nur das Ersatzschaltbild. Tatsächlich besitzen die D-Flip-Flops einen invertierenden Ausgang, daher ist beim realen Schaltungsaufbau kein Inverter nötig.

Trotz intensiver Fehlersuche gibt das Simulationsergebnis die Tabelle 3 aus, welche offensichtlich nicht der Tabelle 2 entspricht. Beim ausprobieren habe ich herausgefunden, dass der Fehler vermutlich beim Taktgeber c liegt. Denn die Schaltung zeigt manuell richtige Ergebnisse an, wie der Screenshot in Abbildung 4 zeigt.

Bei weiterem ausprobieren wurde jedoch klar, dass diese Vorgehensweise nicht immer zu richtigen Ergebnissen führt. Beispielsweise führt der Eingangszustand 0011 zur angezeigten Ziffer 3. Richtig wäre an dieser Stelle die Ziffer 2. Leider war es mir trotz großer Mühe nicht möglich, den Fehler zu entdecken. Am wahrscheinlichsten ist es, dass eine falsche Verdrahtung vorliegt, ich diese aber nicht erkennen konnte.




Abbildung 3: Schaltbild in Ful-NAND

Tabelle 3: Wahrheitstabelle der simulierten Schaltung

Z	2 <i>p</i>	Z1p	Z0p	Taster	A2	A1	A0
	0	0	0	0	0	0	0
	0	0	0	1	0	0	0
	0	0	1	0	0	0	0
	0	0	1	1	0	0	0
	0	1	0	0	0	0	0
	0	1	0	1	0	0	0
	0	1	1	0	0	0	0
	0	1	1	1	0	0	0
	1	0	0	0	0	0	0
	1	0	0	1	0	0	0
	1	0	1	0	0	0	0
	1	0	1	1	0	0	0
	1	1	0	0	0	0	0
	1	1	0	1	0	0	0
	1	1	1	0	0	0	0
	1	1	1	1	0	0	0




Abbildung 4: Screenshot der Simulation mit logisim-evolution