# Studiengang Elektro- und Informationstechnik (Bachelor)

# Versuchsvorbereitung Digitaltechnik

Versuch 7: Lasst die Würfel rollen!

von Jan Hoegen\*

erstellt am 30. Mai 2022 Betreuer: Prof. Dr. -Ing. Jan Bauer

### **Inhaltsverzeichnis**

1	Pinzuweisung	2
2	Übergangsschaltnetz des Zählers	2
3	Vervollständigen der Testbench	3

<sup>\*</sup>Matrikelnumer: 82358. E-Mail: jan.hoegen@web.de

# 1 Pinzuweisung

Die Abbildung 1 zeigt die Pinbelegung des FPGA für den siebten Laborversuch der Vorlesung Digitaltechnik.




Abbildung 1: Pinbelegung des FPGA

# 2 Übergangsschaltnetz des Zählers

Der folgende Quellcode zeigt das Übergangsschaltnetz des Zählers. Dabei gibt dir die Zählrichtung an mit 1 für vorwärts und 0 für rückwärts. Counter ist der Zählzustand zu jedem Zyklus, next\_counter der des folgenden Zyklus. Der Maxmimalwert wird mit COUNTER\_CEILING angegeben. Hier wurde er auf den Wert 7 festgelegt.

### vorbereitung.vhdl

```
1 LIBRARY IEEE;
2 USE IEEE.STD_LOGIC_1164.ALL;
3 USE IEEE.NUMERIC_STD_UNSIGNED.ALL;
4
5 ENTITY counter IS
6 PORT (
```

```
dir : IN STD_LOGIC; -- set counter direction. 1: forward, 0:
               backward
            counter : OUT STD_LOGIC_VECTOR; -- increment counter for each
8
               cycle
9
       );
10 END ENTITY;
11
12 ARCHITECTURE Behavioral OF counter IS
       CONSTANT COUNTETR_CEILING : STD_LOGIC_VECTOR := X"7"; -- set maximum
13
           value for counter
14
       signal next_counter : STD_LOGIC_VECTOR ;
15
  BEGIN
16
        -- Missing synchroner Teil: Folgewert übernehmen bei positiver
17
           Taktflanke.
18
        -- Kombinatorik des Übergangsschaltnetzes
19
       IF dir = '1' THEN
20
            -- increase counter, move forward until ceiling value is reached.
21
               Then reset to 1.
            IF counter >= COUNTER_CEILING THEN -- when counter is the same or
22
               larger than ceiling value
23
                next_counter <= "001"; -- set counter to 1</pre>
24
           ELSE
25
                next_counter <= counter + 1; -- until then increment counter.</pre>
26
           END IF;
       ELSE
27
            -- decrement counter, move backward until 1 is reached. The reset
28
                to ceiling value.
            IF counter = "001" THEN -- when counter has reached 1
29
                next_counter <= COUNTER_CEILING; -- set counter to ceiling</pre>
30
                    value
31
           ELSE
32
                next_counter <= counter - 1; -- until then decrement counter.</pre>
33
           END IF;
       END IF;
34
35
36 END ARCHITECTURE
```

## 3 Vervollständigen der Testbench

Der nachfolgende Quellcode zeigt die Vervollständigte Testbench für den Zähler. Es werden die Taktzyklen 9 und 10 eingesetzt.

#### counter\_3bit\_tb.vhd

```
1 LIBRARY IEEE;
2 USE IEEE.STD_LOGIC_1164.ALL;
3 USE std.env.finish;
4
5 ENTITY counter_3bit_tb IS
```

```
-- empty
7 END counter_3bit_tb;
8
9 ARCHITECTURE Behavioral OF counter_3bit_tb IS
10
       COMPONENT counter_3bit
           PORT (
11
                clk : IN STD_LOGIC;
12
13
                rst : IN STD_LOGIC;
14
                enb : IN STD_LOGIC;
                dir : IN STD_LOGIC;
15
                ceil : IN STD_LOGIC_VECTOR(2 DOWNTO 0);
16
17
                count : OUT STD_LOGIC_VECTOR(2 DOWNTO 0)
18
            );
       END COMPONENT;
19
20
       CONSTANT CLK_PERIOD : TIME := 10ns; -- Periodendauer fuer clk
21
       SIGNAL clk_count : INTEGER := 0; -- Zaehler fuer durchlaufene
22
           Taktzyklen
       SIGNAL clk, rst, dir, enb : STD_LOGIC;
23
       SIGNAL ceil, count : STD_LOGIC_VECTOR(2 DOWNTO 0);
24
25 BEGIN
        -- DUT instanziieren
26
27
       DUT : counter_3bit PORT MAP(
28
            clk \Rightarrow clk,
29
            rst => rst,
30
            enb => enb,
            ceil => ceil,
31
            dir => dir,
32
33
            count => count
34
       );
35
36
        -- Taktgenerator mit Zaehler fuer Taktzyklen
37
        clk_generator : PROCESS BEGIN
            c1k \ll 0;
38
            WAIT FOR CLK_PERIOD/2;
39
            clk <= '1';
40
41
            WAIT FOR CLK_PERIOD/2;
            clk_count <= clk_count + 1; -- Taktzyklen zaehlen</pre>
42
       END PROCESS;
43
44
        -- Den Zaehler testen
45
        test_process : PROCESS (clk_count) IS BEGIN
46
47
            CASE clk_count IS
48
49
                    -- enb testen
50
                WHEN 0 => -- Vor der ersten Taktlanke
51
                    rst <= '1', '0' AFTER 2ns; -- DUT zuruecksetzen, count ist
52
                    enb <= '1'; -- enable 1 setzen
53
                    dir <= '1'; -- dir 1 setzen (vorwaerts)</pre>
54
                    ceil <= "111"; -- ceil auf 7 setzen
55
                WHEN 2 => -- nach zweiter Taktflanke
56
57
                    -- enb war 1, count muss 2 sein
```

```
ASSERT count = "010" REPORT "enb test failed" SEVERITY
58
                        failure;
59
                    enb <= '0'; --enb 0 setzen
                WHEN 3 => -- nach dritter Taktflanke
60
                    -- enb war 0, count muss immernoch 2 sein
61
                    ASSERT count = "010" REPORT "enb test failed" SEVERITY
62
                       failure;
63
64
                    -- ceil und dir testen
65
                    rst <= '1', '0' AFTER 2ns; -- DUT zuruecksetzen, count ist
66
                    enb <= '1'; -- enb auf 1 setzen
67
                    ceil <= "101"; -- ceil auf 5 setzten
68
                    dir <= '1'; -- dir 1 setzen (vorwaerts)</pre>
69
                WHEN 9 => -- nach neunter Taktflanke
70
                    -- count muss nun 0->1->2->3->4->5->1 sein
71
                    ASSERT count = "001" REPORT "ceil test failed" SEVERITY
72
                       failure;
73
                    dir <= '0'; --dir low schalten (rueckwaerts)</pre>
74
                WHEN 10 => -- nach zehnter Taktflanke
75
                    -- count muss nun 1->5 sein (rueckwaerts)
76
                    ASSERT count = "101" REPORT "ceil test failed" SEVERITY
                       failure;
77
                WHEN 11 => -- nach elfter Taktflanke
                    finish; --sim beenden
78
79
                WHEN OTHERS => -- nichts tun
80
           END CASE;
       END PROCESS;
81
82 END Behavioral;
```