实验六 CPU 综合设计

一、实验目的

- 1 掌握复杂系统设计方法。
- 2 深刻理解计算机系统硬件原理。

二、实验内容

- 1)设计一个基于 MIPS 指令集的 CPU, 支持以下指令: {add, sub, addi, lw, sw, beq, j, nop};
 - 2) CPU 需要包含寄存器组、RAM 模块、ALU 模块、指令译码模块;
 - 3) 该 CPU 能运行基本的汇编指令; (D~C+)
 - 以下为可选内容:
 - 4) 实现多周期 CPU (B-~B+);
 - 5) 实现以下高级功能之一 (A-~A+):
 - (1) 实现 5 级流水线 CPU;
 - (2) 实现超标量;
 - (3)实现 4 路组相联缓存;

可基于 RISC V 、ARM 指令集实现。

如发现代码为抄袭代码,成绩一律按不及格处理。

三、实验要求

编写相应测试程序,完成所有指令测试。

四、实验代码及结果

SimpleMIPSCPU 模块

```
module SimpleMIPSCPU(
23 □
24
             input wire clk,
                                // 时钟
25
             input wire rst,
                                // 复位
             output reg [31:0] result // 输出结果
26
27
         wire [31:0] instruction, PC, RD1, RD2, signimm, PC_next, PCBranch, PC_mid, PC_final_next;
         wire [31:0] alu_result, read_result, PC_absolute, real_time_result;
29
         wire RegWrite, MemtoReg, MemWrite, ALUSrc, Jump, RegDst, PCSrc, Zero;
         wire [2:0] ALUControl;
31
         // 立即数
         wire [15:0] immediate;
34
         wire CS, CF;
35
         reg [5:0] Funct, opcode:
         reg [4:0] rs, rt, rd;
36
         reg [31:0]PCM:
37
         ALU a (ALUControl, RD1, (ALUSrc ? signimm : RD2), alu_result, CF, Zero);
38
         Controller b (opcode, Funct, Zero, MemtoReg, MemWrite, PCSrc, ALUSrc,
                         RegDst, RegWrite, Jump, ALUControl);
40
         RAM_1Kx32_inout c(RD2, read_result, alu_result, rst, MemWrite, CS, ~clk);
41
      RegFile d(~clk, RegWrite, rst, rs, rt, RegDst?rd : rt, real_time_result, RD1, RD2);
42
      IMem e(PC, instruction);
43
      assign signimm = {{16{instruction[15]}}, instruction[15:0]};
44
      assign PC=PCM;
45
      assign PC_next = PC + 4;
46
      assign PC_absolute = {PC_next[31:28], instruction[25:0]<<2};</p>
47
      assign PCBranch =PC_next+ (signimm<<2);</pre>
48
      assign PC_mid = PCSrc?PCBranch:PC_next[27:0];
49
      assign PC_final_next = Jump?PC_absolute:PC_mid;
50
      assign real_time_result = MemtoReg ? read_result : alu_result;
51
52 🖨 <sup>O</sup>
         always @(*) begin
      0
             opcode = instruction[31:26];
53
      0
54
             rs = instruction[25:21];
      0
55
             rt = instruction[20:16];
             rd = instruction[15:11]:
56
      0
             Funct = instruction[5:0];
57
     0
58
59 🖯 O
         always @(posedge clk or posedge rst)
60 🖯 🔾
             if (rst) begin
61
                 result <= 32'b0;
      0
                 PCM<=32'b0; end
62 🖨
63 🖨 🔾
              else begin
                 result <= (MemtoReg) ? read_result : alu_result;
64
                 PCM<=PC_fina1_next; end
65
66
         endmodule
```

```
ALU 模块:
          module ALU(OP, A, B, result, CF, ZERO);
23 E
              parameter size=32;
24
              input [2:0]OP;
25
              input[size:1]A;
26
              input[size:1]B;
27
              output CF;
28
              output reg [size:1]result;
29
              output wire ZERO;
30
              wire [size:1]FW:
31
32
              assign ZERO=(A==B);
              always@(*)
33 E
              begin
34 ⊟
                   case (OP)
35 B
36
                   0:result<=A&B;
37
                   1:result <= A B;
                   3:result <= A B;
38
                   4:result<= (A B);
39
                 default:result<=FW;
40
41 0
                endcase
42 A
                end
               add32 ma (A, B, CF, FW, (OP==2));
43
               sub32 am(A, B, CF, FW, (OP==6));
44
               s1t32 an(A, B, FW, (OP==7));
45
               s1132 ac(A, B, FW, (OP==5));
46
47 A
          endmodule
```

Controller 模块:

```
module Controller(
             input [5:0] Op, Funct,
22
             input Zero,
23
24
             output MemtoReg, MemWrite,
25
             output PCSrc, ALUSrc,
             output RegDst, RegWrite,
26
27
             output Jump,
             output [2:0] ALUControl
28
29
             wire [1:0] ALUOp;
             wire Branch;
31
32
             MainDec MainDec_1(Op, MemtoReg, MemWrite, Branch, ALUSrc, RegDst, RegWrite, Jump, ALUOp);
             ALUDec ALUDec_1(Funct, ALUOp, ALUControl);
33
             assign PCSrc = Branch & Zero;
         endmodule
```

RegFile 模块:

```
define DATA_WIDTH 32
21
         module RegFile
22 E
             #(parameter ADDR_SIZE =5)
23
             (input CLK, WE3, RST,
24
             input [ADDR_SIZE-1:0] RA1, RA2, WA3,
25
             input [DATA_WIDTH-1:0] WD3,
26
             output [ DATA_WIDTH-1:0] RD1, RD2);
27
             reg[DATA_WIDTH-1:0] rf[2**ADDR_SIZE-1:0];
28
             integer i;
29
             always@(posedge CLK or posedge RST)begin
30 ⊟
                 if(RST)
31
                      for (i=0:i<2**ADDR_SIZE:i=i+1)
                     rf[i]=0:
33
34
                 else
                     if(WE3) rf[WA3] <= WD3:
35 🗎
36
             end
             assign RD1=(RA1!=0)?rf[RA1]:0:
37
             assign RD2=(RA2!=0)?rf[RA2]:0:
38
39 🗀
         endmodule
```

32 🖨

endmodule

```
module RAM_1Kx32_inout (Data_in, Data_out, Addr, Rst, R_W, CS, CLK);
23
              parameter Addr_Width = 32;
              parameter Data_Width = 32;
24
              parameter SIZE = 2**10;
25
              input [Data_Width-1:0] Data_in;
26
              output [Data_Width-1:0] Data_out;
27
              input [Addr_Width-1:0] Addr;
28
              input Rst;
29
              input R_W;
30
              input CS;
31
32
              input CLK;
              integer i:
              reg [Data_Width-1:0] data_out;
34
              reg [Data_Width-1:0] data_in;
              reg [Data_Width-1:0] RAM[SIZE-1:0];
36
              assign Data_out = R_W? 32'bz:RAM[Addr];
37
              always@(posedge CLK, posedge Rst) begin
38 E
                  casex({CS, Rst, R_W})
39 E
                      4' bx1x :
40 ⊟
                           for (i=0; i <= SIZE-1; i=i+1) RAM[i] <= 0;
41
                       4' b100 : data_out = RAM[Addr];
42
      0
                       4'b101 : RAM[Addr] = Data_in;
43
      0
                       default : data_out = 32'bz;
44
45 🖨
                  endcase
46
              end
          endmodule
47 A
IMem 模块:
         define DATA_WIDTH 32
21
         module IMem(
22 🖨
             input [31:0] A,
23
             output [ DATA_WIDTH-1:0] RD
24
             );
25
             parameter IMEM_SIZE =2**10;
26
             reg [`DATA_WIDTH-1:0] ins_RAM [2**10-1:0];
27
             initia1
28 □
      0
                 $readmemh("C:\\Users\\86178\\Desktop\\test.dat", ins_RAM);
29 🖨
             assign RD =ins_RAM[A>>2];
30
31
```

对应的指令为

```
module sim():
              reg clk; // 时钟
24 :
              reg rst; // 复位
25
               wire [31:0] result;
26
              SimpleMIPSCPU a(clk, rst, result);
27 :
28 🖯
                initial begin
29
                  {c1k, rst} =2' b11;
                  #1 rst=0;
30
31 🗎
              end
               always @(*) begin
32 🖨
                   #50 clk<=~clk;
33 ;
34 🖨
               end
35 endmodule
```

仿真图形:

Name	Value	0 ns	100 ns	200 ns	300 ns	400 ns	500 ns	600 ns	700 ns	
™ dk	1									
> 🦏 result[31:0]	00000000	00000000		00000064		00000008	00000064	0000	0000	
> 🌃 real_time_result[31:0]	00000064		00000064		00000008	00000064	0000	0000	0000	0000
> 🔣 alu_result[31:0]	00000064		00000064		00000008	00000064	0000	000	0000	(0000
> 喊 read_result[31:0]	00000000	00000000	2222222	00000064	00000000	00000064	*	00000000		
> 喊 instruction[31:0]	20410064	20410064	ac410064	8c430064	00231020	00432022	10640001	08000009	002	31820
> N PC[31:0]	00000000	00000000	00000004	00000008	0000000c	00000010	00000014	0000001c	000	00024
> 🛂 RA1[4:0]	02		02		01	02	03	00	X	01
> 🌃 RA2[4:0]	01	0	1		03		04	00	\times	03
> 🛂 WA3[4:0]	01	(0	1	03	02	()4	00	\times	03
> 🛂 WD3[31:0]	00000064		00000064		00000008	00000064	0000	0000	0000	0000
> 🛂 RD1[31:0]	00000000		00000000		00000064	00000008	00000064	00000000	000	00064
> 🛂 RD2[31:0]	00000000	(0000) (0000064	0000		00000064		00000000	0000	0000
> 🧲 signimm[31:0]	00000064		00000064		00001020	00002022	00000001	00000009	000	01820
> MR PC_next[31:0]	00000004	00000004	00000008	0000000c	00000010	00000014	00000018	00000020	000	00028
> New PCBranch[31:0]	00000194	00000194	00000198	0000019c	00004090	0000809c	0000001c	00000044	000	060a8
> New PC_absolute[31:0]	01040190	01040	190	010c0190	008c4080	01008088	01900004	00000024	008	c6080
> N PC_mid[31:0]	00000004	00000004	00000008	00000000	00000010	00000014	00000010	00000020	000	00028
> New PC_final_next[31:0]	00000004	00000004	00000008	00000000	00000010	00000014	0000001c	00000024	000	00028
₩ RegWrite	1									
₩ MemtoReg	0									
₩ MemWrite	0									
₩ ALUSrc	1									
™ Jump	0									

其中寄存器的值:

Name	Value	0 ns	200 ns.	400 ns	600 ns	800 ns.
> 🐝 [5][31:0]	00000000			00000000		
> 🛂 [4][31:0]	00000064	000	00000	X	00000064	
> 📸 [3][31:0]	000000c8	00000000	Χ	00000064	X	000000c8
> 🛂 [2][31:0]	000000c8	0000000	0		000000c8	
> 🛂 [1][31:0]	00000064	\bigcirc		00000064		

存储器的值:

Name	Value	0 ns	200 ns	400 ns	600 ns	800 ns
> 👹 [102][31:0]	00000000			00000000		
> 🛂 [101][31:0]	00000000			00000000		
> 👋 [100][31:0]	00000064	00000000		0000006	4	
> [99][31:0]	00000000			00000000		
> 👹 [98][31:0]	00000000			00000000		
> 👹 [97][31:0]	00000000			00000000		
> 👹 [96][31:0]	00000000			00000000		
	0000000			0000000		

分析:

SimpleMIPSCPU 模块:

输入:

clk: 时钟信号。 rst: 复位信号。

输出:

result: 32 位输出结果。

内部信号:

instruction: 指令。

PC:程序计数器。

RD1、RD2: 寄存器读取数据。

signimm: 符号扩展的立即数。

PC_next、PCBranch、PC_mid、PC_final_next:程序计数器的各个状态。

alu result: ALU 计算结果。

read_result: 从 RAM 读取的数据。

PC absolute: 绝对地址。

real time result: 最终结果。

RegWrite、MemtoReg、MemWrite、ALUSrc、Jump、RegDst、PCSrc、Zero:各种控制信号。

ALUControl: ALU 控制信号。

CS、CF: 进位标志和零标志。

Funct、opcode: 指令中的功能码和操作码。

rs、rt、rd: 指令中的寄存器地址。

PCM: 用于存储程序计数器的寄存器。

实例化:

ALU 模块 (a): 用于执行 ALU 运算。

Controller 模块 (b): 用于生成控制信号。

RAM 1Kx32 inout 模块 (c): 用于存储数据。

RegFile 模块 (d): 寄存器文件。

IMem 模块 (e): 指令存储器。

逻辑:

分配 ALU 运算的输入和输出。

分配程序计数器的不同状态。

分配结果的选择:存储器到寄存器写入 (MemtoReg) 或 ALU 计算结果。

在时钟上升沿或复位上升沿触发的时候,更新程序计数器、指令解析等。

ALU 模块:

输入:

OP: ALU 操作码。

A、B: 输入数据。

输出:

result: ALU 计算结果。

CF: 进位标志。

ZERO: 零标志。

逻辑:

根据 OP 选择不同的 ALU 操作。

内部实例化了其他模块 (add32、sub32、s1t32、s1132)。

IMem 模块:

输入:

A: 地址。

输出:

RD: 读取的指令。

逻辑:

从存储器中读取指令。

RegFile 模块:

输入:

CLK: 时钟。

WE3: 写使能信号。

RST: 复位信号。

RA1、RA2、WA3: 读写寄存器地址。

WD3:写入的数据。

输出:

RD1、RD2: 读取的数据。

逻辑:

根据时钟和写使能信号执行读写操作。

Controller 模块:

输入:

Op、Funct、Zero: 操作码、功能码、零标志。

输出:

MemtoReg, MemWrite, PCSrc, ALUSrc, RegDst, RegWrite, Jump, ALUContro:各种控制信号。逻辑:

实例化 MainDec 和 ALUDec 模块。分配 PCSrc 信号。

RAM_1Kx32_inout 模块:

输入:

Data_in: 写入的数据。

Addr: 地址。

Rst: 复位信号。

R W: 读写使能信号。

CS: 存储器清零信号。

CLK: 时钟。

输出:

Data_out: 读取的数据。

逻辑:

根据读写使能信号执行读写操作。

总体:

这个 MIPS 处理器的 Verilog 描述是一个完整的单周期处理器。它包括指令存储器、寄存器文件、ALU 模块等组成部分,实现了 MIPS 指令集的基本功能。在时钟上升沿或复位上升沿时,根据控制信号执行相应的操作。整体上,该设计是一个基本的 MIPS 处理器实现。

由仿真图象可得 CPU 分别执行了 0, 1, 2, 3, 4, 5, 7, 9 号指令, 初始值均为 0。

- 0 号指令具体为 addi 1 2 100, 我们发现地址为 1 的寄存器单元在 50ns 时被更改为 100:
- 1号指令为 sw 1 100(2),将 1号寄存器的值存储在地址为 100的存储器单元中,我们发现地址为 100的存储器单元在 150ns 的时候被更改为 100;
- 2 号指令为 1w 3 100(2) ,将地址为 100 的存储器单元中的值加载到 3 号寄存器中,可以发现 3 号寄存器在 250ns 的时候被更改为 100。
- 3 号指令为 add 2 1 3,将 1 号寄存器的值和 3 号寄存器的值相加,结果赋给 2 号寄存器,可以发现 2 号寄存器在 350ns 的时候被更改为 200
- 4号指令为 sub 4 2 3,将 2号寄存器的值和 3号寄存器的值相减,结果赋给 4号寄存器,可以发现 4号寄存器在 450ns 的时候被更改为 100.
- 5号指令为 beq 3 4 1,如果 3号寄存器的值和 4号寄存器的值相等,那么程序计数器的值要加上 1,如果不相等,那么程序计数器的值不变。可以看到 3号寄存器的值为 100,4号寄存器的值也为 100,所以 3号寄存器的值和 4号寄存器的值相等,此时程序计数器指向 6号指令,在此基础上加 1,于是程序计数器指向了 7号指令。

7号指令为 i 9, 具体含义为执行次指令时, 程序计数器无条件跳转到 9号指令。

9号指令为 add 3 1 3,具体含义为将 1号寄存器的值和 3号寄存器的值相加,结果赋给 3号寄存器,可以发现 3号寄存器的值在 750ns 的时候被更改为 200. (如果之前 5号指令和 7号指令之中有一个出现问题,那么 CPU 会先执行 8号指令 (add 3 1 3) 再执行 9号指令,这样会导致在 800ns 的时候 3号寄存器的值为 300 而不是 200)

其余变量的值也完全符合预期结果。

这个 MIPS 处理器的 Verilog 描述是一个完整的单周期处理器。它包括指令存储器、寄存器文件、ALU 模块等组成部分,实现了 MIPS 指令集的基本功能。在时钟上升沿或复位上升沿时,根据控制信号执行相应的操作。整体上,该设计是一个基本的 MIPS 处理器实现。

五、调试和心得体会

我学会了通过合理的硬件抽象层次,将整个系统划分为模块,每个模块负责一个特定的功能。这样做有助于提高代码的可维护性和可读性,给信号、模块和操作起有意义的名字,并添加清晰的注释,以便团队成员或将来的维护者能够理解代码的目的和逻辑。我意识到了硬件设计与软件开发有很大的不同,需要考虑时序等方面的问题,理解和遵守硬件约束对于确保设计的正确性至关重要。将设计分解成合适的抽象层次,确保在高层次上有清晰的结构,同时低层次上有足够的细节。在设计的早期阶段使用仿真工具验证代码的正确性。这可以帮助设计者更早发现潜在的问题,并减少在实际硬件上进行调试的时间。变量和模块的命名应当清晰、具有描述性,而且注释应该解释代码的目的和关键步骤。这有助于他人理解代码,也为日后的维护提供支持。我学会了代码复用,在 ALU 模块中使用了其他模块,如 add32、sub32 等。这种代码复用有助于提高代码的可维护性和可扩展性。