

Análisis de Componentes Modelados en LTSpice

Juan Ignacio Caorsi (65532) y Rita Moschini (67026)
Grupo 3

Abstract—En este trabajo se realiza una comparación de los modelos teóricos de componentes mediante simulaciones con LTSpice, analizando el impacto de parámetros no ideales como el coeficiente de emisión en el punto de operación y la caracterización de pequeña señal.

Index Terms—diodo, JFET, BJT, MOSFET, recta de carga.

I. ANÁLISIS DE DIODO

Se planteó un circuito con un diodo en serie con una fuente $V_{CC} = 3,5$ V y una resistencia $R = 10,15$ k Ω . El comportamiento del circuito externo está regido por la recta de carga visible en la Figura 1, derivada de la ley de tensiones de Kirchhoff: $I_D = \frac{V_{CC} - V_D}{R}$. El punto de operación obtenido (Q) de la simulación se sitúa en $V_d = 510,42$ mV e $I_d = 294,54$ μ A y se considera que $V_T \approx 25,85$ mV.




Fig. 1. Curva característica I-V con el punto de operación Q y recta de carga.

A partir del modelo de simulación provisto para el diodo 1N4001, se identificó un coeficiente de emisión $N = 1,984$ y una corriente de saturación $I_s = 14,11$ nA. Según Sedra y Smith [1], la presencia de un factor de idealidad cercano a 2 es característica de la "región de baja corriente" ($I_D < 1$ mA), donde predominan los procesos de recombinación en la zona de vaciamiento. Dado que el punto Q opera en el orden de los microamperios, este valor de N es fundamental para el ajuste del modelo.

A. Parámetros del Modelo (pequeña señal)

Para caracterizar el componente en el punto Q , se calcularon las resistencias estática (r_e) y dinámica (r_d). La resistencia estática representa la oposición total al flujo de corriente continua:

$$r_e = \frac{V_D}{I_D} = \frac{510,42 \text{ mV}}{294,54 \text{ } \mu\text{A}} \approx 1,73 \text{ k}\Omega \quad (1)$$

Para el análisis de pequeña señal, se utiliza la resistencia dinámica (r_d), que representa la pendiente local de la curva. Utilizando el coeficiente de emisión N :

$$r_d = \frac{N \cdot V_T}{I_D} = \frac{1,984 \cdot 25,85 \text{ mV}}{294,54 \text{ } \mu\text{A}} \approx 174,13 \text{ } \Omega \quad (2)$$

La notable diferencia entre ambos valores ($r_e \approx 10 \cdot r_d$) evidencia la naturaleza no lineal del dispositivo; mientras el diodo presenta una resistencia considerable para establecer el punto de polarización, se comporta como un elemento de baja oposición para variaciones de señal pequeñas en torno a dicho punto.

II. ANÁLISIS DEL DISPOSITIVO JFET (2N3819)

Se estudiará un dispositivo JFET con fuentes de tensión $V_{GS} = -1$ V y $V_{DD} = 20$ V, y una carga de $R = 1.8$ k Ω .

A. Punto de Operación Q y Región de Trabajo

El punto de operación Q en la curva de entrada del JFET de la figura 2 se encuentra determinado por la fuente de tensión $V_{GS} = -1$ V colocada. La simulación mostró que en este punto, $I_D = 5.3$ mA.




Fig. 2. Curva de Entrada del dispositivo JFET.

En la curva de entrada se puede observar 3 "zonas", la primera siendo la zona de corte, que es donde $V_{GS} < V_P$ y $I_D = 0$ A. En este caso, el modelo del componente determina que $V_P = -3$ V como se observa en la simulación de la figura 2. En la región entre -3 V y -0,25 V la curva presenta un comportamiento aproximadamente cuadrático. Finalmente se observa la zona cercana a $V_{GS} = 0$ V, en la que la corriente I_D se acerca a su valor de saturación $I_{DSS} = 10$ mA con una pendiente menor a la de la región cuadrática, alejándose del comportamiento ideal. Una de las posibles explicaciones por la cual esto puede ocurrir físicamente son que al ser V_{GS} cercano a 0, el canal está casi completamente abierto,

haciendo que el campo eléctrico a lo largo del mismo tenga una magnitud tal que los portadores comienzan a colisionar entre sí, haciendo que la corriente de drift deje de crecer linealmente y la velocidad de los portadores tienda a una velocidad de saturación. Otra de las posibles explicaciones para este fenómeno es que al acercarse la corriente a su valor máximo, las caídas de tensión en las resistencias en serie que aparecen por las junturas óhmicas con los contactos metálicos se vuelvan apreciables, haciendo que la corriente disminuya y en su totalidad crezca con una menor pendiente.




Fig. 3. Curva de Salida del dispositivo JFET.

En superposición con la curva de salida del JFET de la figura 3 se puede apreciar la recta de carga determinada por $I_D = \frac{V_{DD} - V_{DS}}{R}$. La intersección entre la curva de carga y la curva de salida se encuentra en la región de saturación, de modo que el transistor está polarizado en saturación. Esto se condice con que, acorde a la figura 3, $V_{DS} \approx 10 V$, y está estudiado que en saturación se cumple: $V_{DS} > V_{DSat} = V_{GS} - V_P = 2 V$. La única diferencia apreciable entre la curva observable y la ideal se debe a un evidente efecto Early.

B. Parámetros del Modelo de Pequeña Señal

Se obtuvo un valor de transconductancia de $g_m = 4,44 mA/V$. Luego, para calcular la conductancia de salida se calculó la tensión de early V_A a partir del valor de $\lambda = 2.25m$ de la simulación, de manera que $V_A = \frac{1}{\lambda} = 444,44 V$. Esto es coherente con lo observable en la curva de salida, puesto que una gran tensión de early implica una pequeña pendiente en la zona de saturación de la misma. Así, la resistencia de salida resulta ser $r_0 = \frac{V_A}{I_D} = 83.86 k\Omega$ y la conductancia de salida $g_d = \frac{I_D}{V_A} = 11.92 \mu\frac{1}{\Omega}$.

III. ANÁLISIS DEL DISPOSITIVO BJT (BC546B)

Se estudiará un dispositivo BJT con fuentes de tensión $V_{BE} = 620 mV$ y $V_{DD} = 10V$ y una carga de $R = 10 k\Omega$.

El punto de operación Q en la curva de entrada del BJT (figura 4) se encuentra determinado por la fuente de tensión $V_{BE} = 620 mV$ colocada. La simulación mostró que en este punto, $I_C = 523.6 \mu A$.

Con el fin de determinar de forma analítica la polarización del dispositivo, se busca conocer los valores de las tensiones en las junturas, es decir V_{BE} y V_{BC} . Así, se obtiene $V_{CE} =$

$V_{DD} - I_C \cdot R = 10 V - (523.6 \mu A)(10 k\Omega) = 4.8 V$, es decir que $V_{CE} = 4.8 V$. Luego, se utiliza este dato para calcular $V_{BC} = V_{BE} - V_{CE} = 620 mV - 4.8 V$, de lo cual se obtiene que $V_{BC} = -4.18 V$. Así, dado que $V_{BC} < 0$ y $V_{BE} > 0$, se obtuvo analíticamente que el transistor opera en Modo Activo Directo.




Fig. 4. Curva de Entrada del dispositivo BJT.




Fig. 5. Curva de Salida del dispositivo BJT.

Por otro lado, en superposición con la curva de salida del BJT se puede apreciar la recta de carga determinada por $I_C = \frac{V_{DD} - V_{CE}}{R}$. La intersección entre la recta de carga y la curva de salida se encuentra en la región en la que el BJT actúa como fuente de corriente, es decir en Modo Activo Directo, lo cual es coherente con lo determinado previamente. Otra forma de ver esto es notando que $V_{CE} > V_{CESat}$. Para determinar un valor aproximado de V_{CESat} , se observa en la hoja de datos que para $I_C = 100 mA$ e $I_B = 5 mA$, el valor típico de V_{CESat} es 200 mV. A su vez, en el modelo de LTSpice $h_{FE} = \beta = 294.3$ (se toma de LTSpice y no de la hoja de datos porque en la hoja de datos hay 3 ganancias según el grupo o tipo de transistor BC546B, el cual desconocemos). $I_B = \frac{I_C}{\beta} = 1.77 \mu A$, es decir que la corriente I_B del modelo simulado es todavía menor a 5 mA, y el V_{CESat} es todavía menor a 200 mV, por lo que la corriente de saturación real va a ser todavía menor a 200 mA, y al ser una cota superior, pedir $V_{CE} > V_{CESat} = 200 mV$ para que el transistor esté en

Modo Activo Directo, asegura que dicha condición se cumpla en el caso modelado.

A. Parámetros del Modelo de Pequeña Señal

Del modelo de LTSpice se obtiene $\beta = 294.3$ y $V_A = 63.2 \text{ V}$. Para $V_T = 26 \text{ mV}$, obtengo: $g_m = 20.1 \text{ mA/V}$, $r_\pi = 14.6 \text{ k}\Omega$, $r_o = 120.7 \text{ k}\Omega$ y $r_\mu = 35.5 \text{ M}\Omega$.




Fig. 6. Simulación de Pequeña Señal: V_{CE} vs V_{BE} .




Fig. 7. Simulación de Pequeña Señal: I_C vs V_{BE} .

Se puede observar en las figuras 6 y 7 que colocando una fuente sinusoidal con un offset de 620 mV y una amplitud de 20 mV , empiezan a haber deformaciones en el análisis transitorio de la señal ideal, particularmente para los valores más altos que toma I_C y los valores más bajos que toma V_{CE} . Esto no sucede para amplitudes menores a los 20 mV , y resulta aun más notorio para amplitudes mayores, por lo que se considera que este es el límite del modelo para la tensión de offset dado. Si en cambio se aumenta el offset, aumenta la amplitud para la cual la simulación comienza a tener un comportamiento no ideal. De esto se puede deducir que la limitación del modelo proviene de que para los valores pico de V_{CE} e I_C , el transistor "sale" de la polarización en Modo Activo Directo y entra en otros modos. Al aumentar V_{BE} , aumenta I_C y aumenta la caída de tensión en la resistencia, de manera que V_{CE} baja y el transistor entra en saturación. Cuando V_{BE} baja lo suficiente, I_C disminuye y el transistor entra en corte.

IV. MOSFET DE ENRIQUECIMIENTO (2N7000)

Para el análisis del Grupo 3, se configuró un circuito de polarización fija con una resistencia de carga $R_D = 5 \text{ k}\Omega$ y una tensión de alimentación $V_{DD} = 10 \text{ V}$. La tensión de control aplicada entre puerta y fuente se estableció en $V_{GS} = 1,673 \text{ V}$.

A. Punto de Operación Q y Región de Trabajo

A partir de la curva de entrada obtenida mediante la simulación (ver Fig. 8), se identificó que el modelo del transistor 2N7000 posee una tensión de umbral $V_{th} = 2,12 \text{ V}$. Al contrastar este parámetro con la tensión de polarización, se verifica que: $V_{GS}(1,673 \text{ V}) < V_{th}(2,12 \text{ V})$.

Dado que la tensión de puerta es insuficiente para inducir la formación del canal de inversión, el dispositivo opera en la **región de corte**. El punto de operación Q resultante se caracteriza por:

- $I_{D,Q} \approx 0 \text{ A}$: Si bien existen corrientes de subumbral en el orden de los nanoamperios, estas resultan despreciables para el trazado de la recta de carga.
- $V_{DS,Q} = V_{DD} - (I_{D,Q} \cdot R_D) \approx 10 \text{ V}$: Al no haber caída de tensión en R_D , el transistor soporta la totalidad de la tensión de fuente.





Fig. 8. Curvas características del MOSFET 2N7000: curva de entrada (arriba) y curva de salida con recta de carga (abajo).

B. Parámetros de Pequeña Señal

En la región de corte, la pendiente de la curva de salida es nula, lo que implica que el dispositivo no presenta capacidad de amplificación ni respuesta ante variaciones de señal en este punto. Se obtuvo una **Transconductancia** (g_m) de 0 mA/V . Por otro lado, se obtuvo una **Resistencia de salida** (r_o) teóricamente infinita, puesto que el componente se comporta como un circuito abierto entre drenaje y fuente.

V. MOSFET DE VACIAMIENTO (LND150H)

Se analizó el MOSFET de vaciamiento LND150h con una resistencia de carga $R_D = 8,5 \text{ k}\Omega$ y $V_{DD} = 10 \text{ V}$. La tensión de polarización se fijó en $V_{GS} = 0,3 \text{ V}$.

A. Punto de Operación Q y Región de Trabajo

A partir del modelo SPICE proporcionado, se identifica una tensión de umbral $V_{to} = -1,4 \text{ V}$ y un parámetro $K_p = 3 \text{ mA/V}^2$. Dado que $V_{GS} > V_{to}$ ($0,3 \text{ V} > -1,4 \text{ V}$), el dispositivo se encuentra en conducción.

Utilizando la ecuación cuadrática ideal de saturación: $I_D = \frac{K_p}{2}(V_{GS} - V_{to})^2 = \frac{3 \text{ mA/V}^2}{2}(0,3 \text{ V} - (-1,4 \text{ V}))^2$

Obteniendo finalmente $\approx 4,33 \text{ mA}$. Sin embargo, al considerar la recta de carga: $V_{DS} = V_{DD} - I_D \cdot R_D = 10 \text{ V} - (I_D \cdot 8,5 \text{ k}\Omega)$

Si la corriente fuera de $4,33 \text{ mA}$, V_{DS} sería negativo, lo cual es físicamente imposible. Esta discrepancia demuestra que el elevado valor de la resistencia externa R_D absorbe la mayor parte del tensión de la fuente, limitando la corriente máxima y forzando al dispositivo a operar en la **región óhmica o de triodo**. Por su parte, las resistencias parásitas e imperfecciones internas del modelo VDMOS en SPICE terminan de realizar el ajuste fino sobre el valor exacto de dicha corriente. Realizando la simulación (ver Fig. 9), se obtuvo $I_{D,Q} \approx 1,12 \text{ mA}$ y $V_{DS,Q} \approx 0,48 \text{ V}$.

B. Parámetros de Pequeña Señal

En la región de triodo, los parámetros se definen por la pendiente de la curva en una zona de baja resistencia:

- **Transconductancia (g_m):** $K_p \cdot V_{DS} \approx 3 \text{ mA/V}^2 \cdot 0,48 \text{ V} = 1,44 \text{ mA/V}$.
- **Resistencia de salida (r_{ds}):** En triodo es baja, aproximadamente $1/[K_p(V_{GS} - V_{to})] \approx 196 \Omega$.

C. Análisis Comparativo

Este resultado resulta llamativo al compararlo con el modelo de vaciamiento. Mientras que el LND150 conduce con $V_{GS} = 0 \text{ V}$, el 2N7000 requiere una excitación significativamente mayor para salir del estado de reposo. En la hoja de datos, el rango de V_{th} puede ser tan bajo como $0,8 \text{ V}$; si se utilizara un componente físico con ese valor mínimo, el transistor estaría en conducción, lo que demuestra la alta sensibilidad del diseño al componente específico seleccionado.

Por otro lado, se puede observar que las pendientes de las curvas de salida tanto del MOSFET de vaciamiento LND150H como del MOSFET 2N7000 son prácticamente nulas, es decir que la aproximación Early sobre estos dispositivo es despreciable en los rangos de valores estudiados.

VI. CONCLUSIONES

En el análisis del diodo, la inclusión del coeficiente de emisión en el cálculo de la resistencia dinámica permite un ajuste preciso con los resultados de simulación. Se verificó que el modelo de diodo ideal subestima significativamente la r_d en regímenes de baja corriente, lo que afectaría la ganancia en un diseño de amplificación real. Luego, a lo largo del




Fig. 9. Curvas para el LND150h: entrada (arriba) y Salida (abajo). El punto Q se ubica en la región de triodo debido al alto valor de R_D .

análisis del transistor JFET, se encontró que el dispositivo presenta un comportamiento alineado con el ideal para todos los casos excepto para tensiones V_{GS} cercanas a los 0 V , la cual a su vez es la región deseable de trabajo si se quiere utilizar al transistor en su máxima ganancia de corriente. Por otro lado, tras estudiar el comportamiento del transistor BJT, se recomienda estudiar cuidadosamente el efecto de la amplitud y el valor DC de V_{BC} para asegurar la validez del modelo de pequeña señal según la aplicación. Finalmente, respecto a los dispositivos MOSFETs, se observó que, en ambos dispositivos, para los puntos de operación analizados, el efecto de modulación de longitud del canal (análogo al efecto Early en los BJT) resulta prácticamente despreciable, ya que las curvas de salida presentan una pendiente muy pequeña en la región de saturación.

REFERENCES

- [1] A. S. Sedra y K. C. Smith, *Microelectronic Circuits*, 7ma ed. Oxford University Press, 2015, Cap. 4.