

Leonardo de Andrade Santos

Engenharia Elétrica | CIs Digitais, FPGA, DSP e Sistemas Embarcados | Pesquisador em Pré-distorção Digital

Engenheiro eletrônico e pesquisador de mestrado atuando em projeto digital baseado em FPGA, firmware embarcado e desenvolvimento de software, com experiência prática em VHDL, C/C++, Python e arquiteturas de Pré-distorção Digital eficientes em hardware.

✉ leo.santos.engineering@gmail.com

☎ (+61) 415 846 213

📍 Sydney, NSW, Australia

🌐 linkedin.com/in/leonardo-20-as

🐙 github.com/Je-Leo-AS

🌐 je-leo-as.github.io

FORMAÇÃO

Mestrado em Engenharia Elétrica

Universidade Federal do Paraná (UFPR), Brasil

03/2025 - Presente

Pesquisa

- Área de pesquisa: circuitos digitais e processamento de sinais para telecomunicações.
- Tema da dissertação: arquiteturas de Pré-distorção Digital (DPD) eficientes em hardware para linearização de amplificadores de potência de RF.
- Desenvolveu e avaliou um modelo Memory Polynomial dependente de atraso para modelagem de amplificadores de potência, visando reduzir a complexidade computacional e de hardware.
- Implementou e verificou a arquitetura proposta em VHDL, com validação orientada a FPGA e exploração de fluxo de projeto ASIC.
- Defesa da dissertação prevista para dezembro de 2026.
- Orientador: Prof. Eduardo Gonçalves de Lima.

Bacharelado em Engenharia Elétrica

Universidade Federal do Paraná (UFPR), Brasil

03/2019 - 12/2024

Ênfase

- Forte ênfase em eletrônica, sistemas digitais, sistemas embarcados, processamento de sinais e circuitos integrados.
- Monitor em Eletrônica Digital e Microeletrônica.
- Participou de projetos do PET UFPR envolvendo IoT, aprendizado de máquina, impressão 3D, cursos técnicos e iniciativas de engenharia lideradas por estudantes.
- Membro do subsistema elétrico da UFPR Baja SAE, atuando em chicotes elétricos, PCBs, firmware, telemetria e eletrônica veicular.

PUBLICAÇÕES E PRODUÇÃO ACADÊMICA

Modelagem de Amplificadores de Potência Usando Memory Polynomials com Ordens Polinomiais Dependentes de Atraso (2026)

- Aceito para apresentação oral no 16th Workshop on Circuits and Systems Design (WCAS 2026).
- Trabalho relacionado à pesquisa de mestrado em modelos de DPD eficientes em hardware para linearização de amplificadores de potência de RF.
- Propôs uma variação de Memory Polynomial com ordens polinomiais dependentes de atraso para equilibrar precisão de modelagem e utilização de recursos de hardware.

Dissertação de Mestrado – Pré-distorção Digital para Amplificadores de Potência de RF (2025--2026)

- Em andamento. A pesquisa foca em modelagem de DPD, análise em ponto fixo, implementação em VHDL, validação em FPGA e exploração de projeto orientado a ASIC.
- Inclui avaliação de modelos Memory Polynomial, estruturas de ordem variável, implementações baseadas em LUT e compromissos entre custo de hardware e precisão de modelagem.

ARTIGOS COMPLETOS EM ANAIS DE CONFERÊNCIAS

Pré-distorcedor digital descrito em VHDL e baseado em Memory Polynomial (2024)

Lima, E. G.; Franca, S. B. L.; Santos, L. A. — SeMicro-PR, Curitiba, Brasil

- Artigo de conferência relacionado à implementação em VHDL de um pré-distorcedor digital baseado em Memory Polynomial.

Acurácia de Memory Polynomials com processamento em ponto fixo (2023)

Lima, E. G.; Franca, S. B. L.; Santos, L. A. — Conferência Paranaense de Microeletrônica, Curitiba, Brasil

- Artigo de conferência focado na acurácia do processamento em ponto fixo em modelagem baseada em Memory Polynomial.

Projeto de um circuito integrado dedicado para um TRNG baseado em osciladores em anel (2022)

Santos, L. A.; Franca, S. B. L.; Lima, E. G. — SeMicro-PR, Curitiba, Brasil

- Artigo de conferência sobre o projeto de um circuito integrado dedicado para um Gerador de Números Verdaderamente Aleatórios baseado em osciladores em anel.

RESUMOS EM ANAIS DE CONFERÊNCIAS

Pré-distorcedores digitais baseados em FPGA para transmissores sem fio (2023)

Santos, L. A.; Lima, E. G.; Franca, S. B. L. — 14th SIEPE, Curitiba, Brasil

Projeto de um circuito integrado dedicado para um TRNG baseado em osciladores em anel (2022)

Santos, L. A.; Franca, S. B. L. — 13th SIEPE, Curitiba, Brasil

APRESENTAÇÕES E EVENTOS ACADÊMICOS SELECIONADOS

Conferência Paranaense de Microeletrônica — Apresentação de

seminário (2024)

Pré-distorcendor digital descrito em VHDL e baseado em Memory Polynomial

Conferência Paranaense de Microeletrônica – Apresentação de seminário (2023)

Acurácia de Memory Polynomials com processamento em ponto fixo

SIEPE – Apresentação de seminário (2023)

Pré-distorcendores digitais baseados em FPGA para transmissores sem fio

Conferência Paranaense de Microeletrônica – Apresentação de seminário (2022)

Projeto de um circuito integrado dedicado para um TRNG baseado em osciladores em anel

SIEPE – Apresentação de seminário (2022)

Projeto de circuito integrado dedicado para um TRNG baseado em osciladores em anel

SIEPE – Apresentação de seminário (2021)

BigPET: um experimento pedagógico e científico em ciência de dados e aprendizado de máquina

SIEPE – Apresentação de seminário (2021)

PET 3D: incentivando a cultura maker dentro do PET

EXPERIÊNCIA EM PESQUISA

Pesquisador de Mestrado – Pré-distorção Digital e DSP Eficiente em Hardware

GICS-UFPR / Universidade Federal do Paraná

03/2025 - Presente

Pesquisa em circuitos e sistemas para telecomunicações

Atividades de pesquisa

- Modelou o comportamento de amplificadores de potência de RF usando técnicas de Pré-distorção Digital baseadas em Memory Polynomial.
- Avaliou implementações em ponto flutuante e ponto fixo, incluindo otimização de comprimento de palavra e busca por limites inteiros.
- Desenvolveu uma abordagem de ordens polinomiais dependentes de atraso, avaliando 125 configurações de modelo e compromissos de Pareto entre precisão e complexidade.
- Implementou a arquitetura em VHDL com datapaths pipeline e configurabilidade baseada em generate.
- Verificou a consistência numérica entre modelos em Python e resultados de simulação em VHDL.
- Explorou fluxos de implementação em FPGA e ASIC usando Xilinx, ferramentas de simulação e ferramentas de CIs digitais baseadas em Cadence.

Pesquisador de Graduação – Circuito Integrado TRNG

GICS-UFPR / Universidade Federal do Paraná

08/2021 - 12/2024

Projeto de circuitos digitais e implementação de circuitos integrados

Atividades de pesquisa

- Projetou e avaliou um Gerador de Números Verdadeiramente Aleatórios (TRNG) baseado em osciladores em anel.
- Implementou e validou a arquitetura em VHDL e em fluxos orientados a FPGA.

- Projetou o circuito usando um fluxo de tecnologia BiCMOS 8HP de 130 nm.
- Usou ferramentas Cadence, incluindo NCLaunch, Genus e Innovus, para simulação, síntese e exploração de projeto físico.
- Validou a qualidade da saída aleatória usando testes estatísticos NIST.

ENSINO E ATIVIDADES ACADÊMICAS

Monitor – Eletrônica Digital e Microeletrônica

Universidade Federal do Paraná (UFPR)

2021 - 2024

Apoio ao ensino de graduação

Apoio ao ensino

- Auxiliou estudantes com eletrônica digital, conceitos de microeletrônica, práticas de laboratório e exercícios técnicos.
- Apoiou atividades práticas envolvendo lógica digital, análise de circuitos e tópicos orientados à implementação.

Instrutor de Curso de Python

Universidade Federal do Paraná (UFPR)

2021 - 2024

Treinamento técnico para estudantes de Engenharia Química

Tópicos do curso

- Ministrou programação introdutória em Python para aplicações de engenharia.
- Abordou fundamentos de programação, resolução de problemas e exemplos computacionais práticos.

Gestor Administrativo e Membro de Projetos

SEATEL / PET UFPR

08/2021 - 12/2024

Atividades acadêmicas e de extensão estudantis

Atividades

- Organizou cursos, palestras técnicas, workshops e atividades acadêmicas.
- Participou dos projetos IoPET, BigPET e PET3D envolvendo IoT, aprendizado de máquina, impressão 3D e extensão educacional.

EXPERIÊNCIA PROFISSIONAL

Engenheiro de Software e Sistemas Embarcados

IoTag Tecnologia

10/2022 - 02/2026

Agricultura de precisão e sistemas IoT embarcados

Realizações/Atividades

- Desenvolveu firmware embarcado em C/C++ para dispositivos baseados em ESP32/ESP8266 e interfaces de terminal virtual para máquinas agrícolas.
- Construiu serviços backend em Python usando Flask/FastAPI, SQLAlchemy, PostgreSQL, Cassandra e AWS S3.
- Desenvolveu ferramentas de visão computacional e processamento de dados usando OpenCV e Python.
- Trabalhou com fluxos de desenvolvimento baseados em Linux, depuração embarcada, integração em nuvem e aplicações apoiadas por bancos de dados.
- Contribuiu para fluxos de CI/CD e automação para implantação e manutenção de software.

Estagiário de Engenharia

Lactec

06/2022 - 10/2022

Instituto de tecnologia e pesquisa

Realizações/Atividades

- Apoiou o desenvolvimento de sensores capacitivos de nível e fluxo de água para sistemas de geração de energia maremotriz.
- Atuou em eletrônica, programação de microcontroladores, integração de sensores e validação experimental.

PROJETOS TÉCNICOS SELECIONADOS

Pré-distorcedor Digital Eficiente em Hardware em VHDL (2025--2026)

- Implementou uma arquitetura VHDL configurável para DPD baseada em Memory Polynomial.
- Usou datapaths pipeline, aritmética em ponto fixo e ordens polinomiais dependentes de atraso.
- Comparou utilização de recursos orientada a FPGA e precisão de modelagem em relação a implementações convencionais.

Circuito Integrado TRNG em Tecnologia de 130 nm (2021--2024)

- Projetou um TRNG baseado em osciladores em anel usando VHDL e ferramentas de implementação de CIs digitais.
- Sintetizou e explorou a implementação física usando Cadence Genus e Innovus.
- Validou a aleatoriedade da saída com testes estatísticos NIST.

Sistema Elétrico UFPR Baja SAE (2019--2021)

- Desenvolveu chicotes elétricos, suporte à telemetria, firmware embarcado e atividades relacionadas a PCBs para um veículo off-road de competição.
- Participou da integração de sistemas, projeto elétrico e testes do veículo.
- As conquistas da equipe incluíram 1º lugar no projeto elétrico da Regional Sul de 2019, 11º lugar nacional em 2020 e 2º lugar no projeto elétrico da Regional Sul de 2020.

Fechadura Inteligente IoPET (2021--2024)

- Desenvolveu uma fechadura eletrônica IoT usando ESP-01/ESP8266 e MQTT para controle remoto e comunicação embarcada.

Detector de Fake News BigPET (2021--2024)

- Liderou um projeto de aprendizado de máquina para classificação de texto e detecção de fake news usando Python.
- Explorou modelos como Regressão Logística, KNN e Random Forest.

COMPETÊNCIAS TÉCNICAS

VHDL

Verilog

Projeto em FPGA

Projeto de CIs digitais

Fluxo ASIC

DSP em ponto fixo

Pré-distorção digital

Modelagem de amplificadores de potência de RF

Python

MATLAB

C/C++

Embedded Linux

ESP32/ESP8266

FastAPI

Flask

PostgreSQL

SQLAlchemy

Cassandra

AWS S3

OpenCV

Git

CI/CD

FERRAMENTAS DE EDA, SIMULAÇÃO E DESENVOLVIMENTO

Cadence Genus

Cadence Innovus

Cadence NCLaunch

Xilinx ISE

Vivado

ModelSim / Questa

GHDL

GTKWave

Yosys

ADS

Altium Designer

Proteus

Linux

Neovim

CERTIFICAÇÕES E CURSOS

Aprendizado de Máquina com Python

60 horas

Bancos de Dados e SQL

60 horas

Desenvolvimento Android

60 horas