

Leonardo de Andrade Santos

Engenharia Elétrica | Pré-distorção Digital, Amplificadores de Potência de RF, FPGA, DSP e CIs Digitais

Pesquisador de mestrado em Engenharia Elétrica investigando arquiteturas de Pré-distorção Digital (DPD) eficientes em hardware para linearização de amplificadores de potência de RF. A pesquisa concentra-se em modelagem comportamental, DSP em ponto fixo, arquiteturas orientadas a FPGA, validação em VHDL e algoritmos eficientes em hardware para transmissores sem fio.

 leo.santos.engineering@gmail.com

 (+61) 415 846 213

 Sydney, NSW, Australia

 linkedin.com/in/leonardo-20-as

 github.com/Je-Leo-AS

 je-leo-as.github.io

FORMAÇÃO

Mestrado em Engenharia Elétrica

Universidade Federal do Paraná (UFPR), Brasil

03/2025 - Presente

Pesquisa

- Área de pesquisa: circuitos digitais e processamento de sinais para comunicações sem fio.
- Tema da dissertação: arquiteturas de Pré-distorção Digital (DPD) eficientes em hardware para linearização de amplificadores de potência de RF.
- Investigou modelos Memory Polynomial com ordens dependentes de atraso para modelagem comportamental de amplificadores de potência de RF, visando reduzir complexidade computacional e custo de hardware.
- Validou arquiteturas em VHDL com verificação orientada a FPGA e análise de custo de hardware.
- Defesa da dissertação prevista: agosto de 2026.
- Orientador: Prof. Eduardo Gonçalves de Lima.

Bacharelado em Engenharia Elétrica

Universidade Federal do Paraná (UFPR), Brasil

03/2019 - 12/2024

Ênfase

- Ênfase acadêmica em eletrônica, sistemas digitais, sistemas embarcados, processamento de sinais e circuitos integrados.
- Monitor em Eletrônica Digital e Microeletrônica.
- Membro do PET UFPR, contribuindo para extensão universitária, formação complementar e projetos acadêmicos liderados por estudantes.
- Membro do subsistema elétrico da UFPR Baja SAE, contribuindo para projeto de engenharia em equipe e atividades acadêmicas competitivas.

INTERESSES DE PESQUISA

Digital Predistortion (DPD)RF Power Amplifiers

Modelagem Comportamental

Processamento Digital de Sinais

Processamento de Sinais em FPGAProjeto de CIs Digitais

Comunicações Sem FioAlgoritmos Eficientes em Hardware

PUBLICAÇÕES

Modelagem de Amplificadores de Potência Usando Memory Polynomials com Ordens Polinomiais Dependentes de Atraso (2026)

- Aceito para apresentação oral no 16th Workshop on Circuits and Systems Design (WCAS 2026).
- Propôs uma variação de Memory Polynomial com ordens dependentes de atraso para DPD eficiente em hardware e modelagem comportamental de amplificadores de potência de RF.
- Avaliou compromissos entre acurácia de modelagem, ordem polinomial, profundidade de memória e complexidade orientada a hardware.

Dissertação de Mestrado – Pré-distorção Digital para Amplificadores de Potência de RF (2025–2026)

- Pesquisa em andamento sobre modelagem comportamental de DPD, DSP em ponto fixo, arquiteturas em VHDL, validação orientada a FPGA e análise de eficiência em hardware.
- Investiga modelos Memory Polynomial, estruturas de ordem variável, implementações baseadas em LUT e compromissos entre acurácia e custo de hardware.

ARTIGOS COMPLETOS EM ANAIS DE CONFERÊNCIAS

Pré-distorcedor Digital Descrito em VHDL e Baseado em Memory Polynomial (2024)

Lima, E. G.; Franca, S. B. L.; Santos, L. A. — SeMicro-PR, Curitiba, Brasil

- Artigo de conferência publicado sobre a descrição em VHDL de um pré-distorcedor digital baseado em Memory Polynomial.

Acurácia de Memory Polynomials com Processamento em Ponto Fixo (2023)

Lima, E. G.; Franca, S. B. L.; Santos, L. A. — Conferência Paranaense de Microeletrônica, Curitiba, Brasil

- Artigo de conferência publicado avaliando os efeitos do processamento em ponto fixo em modelagem baseada em Memory Polynomial.

Projeto de um Circuito Integrado Dedicado para um TRNG Baseado em Osciladores em Anel (2022)

Santos, L. A.; Franca, S. B. L.; Lima, E. G. — SeMicro-PR, Curitiba, Brasil

- Artigo de conferência publicado sobre o projeto de um circuito integrado digital dedicado para um gerador de números verdadeiramente aleatórios baseado em osciladores em anel.

RESUMOS EM ANAIS DE CONFERÊNCIAS

Pré-distorcedores Digitais Baseados em FPGA para Transmissores Sem Fio (2023)

Santos, L. A.; Lima, E. G.; Franca, S. B. L. — 14th SIEPE, Curitiba, Brasil

Projeto de um Circuito Integrado Dedicado para um TRNG Baseado em Osciladores em Anel (2022)

Santos, L. A.; Franca, S. B. L. — 13th SIEPE, Curitiba, Brasil

APRESENTAÇÕES ACADÊMICAS SELECIONADAS

Conferência Paranaense de Microeletrônica — Apresentação de Seminário (2024)

Pré-distorcedor Digital Descrito em VHDL e Baseado em Memory Polynomial

Conferência Paranaense de Microeletrônica — Apresentação de Seminário (2023)

Acurácia de Memory Polynomials com Processamento em Ponto Fixo

SIEPE — Apresentação de Seminário (2023)

Pré-distorcedores Digitais Baseados em FPGA para Transmissores Sem Fio

Conferência Paranaense de Microeletrônica — Apresentação de Seminário (2022)

Projeto de CI Dedicado para um TRNG Baseado em Osciladores em Anel

SIEPE — Apresentação de Seminário (2022)

Projeto de CI Dedicado para um TRNG Baseado em Osciladores em Anel

SIEPE — Apresentação de Seminário (2021)

BigPET: Um Experimento Pedagógico e Científico em Ciência de Dados e Aprendizado de Máquina

SIEPE — Apresentação de Seminário (2021)

PET3D: Incentivo à Cultura Maker no PET

EXPERIÊNCIA EM PESQUISA

Pesquisador de Mestrado — DPD e DSP Eficientes em Hardware

GICS-UFPR / Universidade Federal do Paraná

03/2025 - Presente

Pesquisa em circuitos e sistemas para comunicações sem fio

Pesquisa

- Investigou modelagem comportamental de amplificadores de potência de RF usando Pré-distorção Digital baseada em Memory Polynomial.
- Avaliou modelos em ponto flutuante e ponto fixo, incluindo otimização de comprimento de palavra e análise de limites inteiros.
- Propôs ordens polinomiais dependentes de atraso e avaliou 125 configurações de modelo sob compromissos de Pareto entre acurácia e complexidade.
- Validou arquiteturas em VHDL com datapaths pipeline e configurabilidade baseada em generate.

- Validou a consistência numérica entre modelos em Python e resultados de simulação em VHDL.
- Explorou validação orientada a FPGA usando ferramentas Xilinx e simuladores HDL.

Pesquisador de Graduação — Pré-distorção Digital

GICS-UFPR / Universidade Federal do Paraná

08/2022 - 12/2024

Modelagem de DPD, processamento em ponto fixo e implementação orientada a hardware

Pesquisa

- Investigou DPD baseada em Memory Polynomial para amplificadores de potência de RF em pesquisa de graduação.
- Avaliou a acurácia em ponto fixo de modelos Memory Polynomial, resultando em publicação em conferência.
- Validou um pré-distorcedor digital em VHDL no Trabalho de Conclusão de Curso, incluindo exploração de implementação como CI digital.
- Apresentou compromissos entre acurácia de modelagem, aritmética em ponto fixo e custo de hardware em eventos acadêmicos.

Pesquisador de Graduação — Circuito Integrado TRNG

GICS-UFPR / Universidade Federal do Paraná

08/2021 - 08/2022

Projeto de circuitos digitais e implementação de circuitos integrados

Pesquisa

- Investigou um Gerador de Números Verdadeiramente Aleatórios (TRNG) baseado em osciladores em anel para implementação como CI digital.
- Avaliou e validou a arquitetura em VHDL e em fluxos orientados a FPGA.
- Avaliou o circuito usando um fluxo de tecnologia BiCMOS 8HP de 130 nm.
- Utilizou Cadence NCLaunch, Genus e Innovus para simulação, síntese e exploração de projeto físico.
- Validou a aleatoriedade da saída usando testes estatísticos NIST.

PROJETOS DE PESQUISA

Pré-distorção Digital Eficiente em Hardware (2023–2026)

- Propôs e avaliou modelos de DPD baseados em Memory Polynomial para linearização de amplificadores de potência de RF, com ênfase em ordens polinomiais dependentes de atraso.
- Avaliou DSP em ponto fixo e arquiteturas em VHDL visando validação orientada a FPGA e redução de complexidade de hardware.
- Conectou modelagem comportamental, validação numérica e projeto orientado à implementação para transmissores sem fio.

TRNG ASIC (2021–2022)

- Investigou um TRNG baseado em osciladores em anel como projeto de CI digital em um fluxo de tecnologia de 130 nm.
- Avaliou arquitetura em VHDL, síntese, exploração de projeto físico e validação estatística NIST.

ENSINO E ATIVIDADES ACADÊMICAS

Monitor — Eletrônica Digital e Microeletrônica

Universidade Federal do Paraná (UFPR)

2021 - 2024

Apoio ao ensino de graduação

Ensino

- Apoiou estudantes em eletrônica digital, conceitos de microeletrônica, atividades de laboratório e exercícios técnicos.
- Auxiliou atividades práticas envolvendo lógica digital, análise de circuitos e tópicos orientados à implementação.

Instrutor de Curso de Python

Universidade Federal do Paraná (UFPR)

2021 - 2024

Formação técnica complementar para estudantes de engenharia

Ensino

- Ministrou programação introdutória em Python para aplicações de engenharia.
- Abordou fundamentos de programação, resolução de problemas e exemplos computacionais práticos.

Coordenador Administrativo e Membro de Projetos Acadêmicos

SEATEL / PET UFPR

08/2021 - 12/2024

Atividades acadêmicas, estudantis e de extensão universitária

Extensão acadêmica

- Coordenou cursos, seminários técnicos, workshops e atividades de extensão acadêmica.
- Contribuiu nos projetos IoPET, BigPET e PET3D, com ênfase em trabalho em equipe, extensão universitária, formação complementar e liderança estudantil.

EXPERIÊNCIA PROFISSIONAL

Engenheiro de Software e Sistemas Embarcados

IoTag Tecnologia

10/2022 - 02/2026

Agricultura de precisão e sistemas IoT embarcados

Indústria

- Contribuiu com firmware embarcado em C/C++ para dispositivos IoT baseados em ESP32/ESP8266 e interfaces para máquinas agrícolas.
- Manteve serviços e ferramentas de dados em Python usando Flask/FastAPI, SQLAlchemy, PostgreSQL, Cassandra, AWS S3 e OpenCV.
- Atuou com desenvolvimento em Linux, depuração embarcada, integração em nuvem, CI/CD e automação de implantação.

Estagiário de Engenharia

Lactec

06/2022 - 10/2022

Instituto de tecnologia e pesquisa

Indústria

- Apoiou o desenvolvimento de sensores capacitivos de nível e fluxo de água para sistemas de geração de energia maremotriz.
- Contribuiu em eletrônica, programação de microcontroladores, integração de sensores e validação experimental.

PROJETOS DE ENGENHARIA

UFPR Baja SAE – Subsistema Elétrico (2019–2021)

- Contribuiu em uma equipe estudantil de engenharia com projeto elétrico, chicotes, suporte à telemetria, firmware, atividades relacionadas a PCBs, integração e testes do veículo.
- Participou de um ambiente acadêmico competitivo com ênfase em trabalho em equipe, liderança, documentação e excelência em engenharia.

- Resultados da equipe incluíram 1º lugar em Projeto Elétrico na Regional Sul de 2019, 11º lugar nacional em 2020 e 2º lugar em Projeto Elétrico na Regional Sul de 2020.

PET UFPR – Projetos de Extensão Acadêmica (2021–2024)

- Participou dos projetos IoPET, BigPET e PET3D em um programa de extensão universitária voltado à formação complementar e ao desenvolvimento técnico liderado por estudantes.
- Contribuiu em IoT, aprendizado de máquina, impressão 3D, organização de cursos, ações de extensão e formação acadêmica colaborativa.

COMPETÊNCIAS TÉCNICAS

VHDL

Verilog

Projeto em FPGA

Projeto de CIs Digitais

Fluxo ASIC

DSP em Ponto Fixo

Pré-distorção Digital

Memory Polynomial

Modelagem de Amplificadores de Potência de RF

Modelagem Comportamental

Python

MATLAB

C/C++

Embedded Linux

ESP32/ESP8266

SQLAlchemy

Git

CI/CD

FastAPI

Flask

PostgreSQL

Cassandra

AWS S3

OpenCV

FERRAMENTAS DE EDA

Cadence Genus / Innovus / NCLaunch

Xilinx ISE

Vivado

ModelSim / Questa

GHDL

GTKWave

Yosys

ADS

Altium Designer

Proteus

Linux

Neovim

VS Code

CERTIFICAÇÕES

Aprendizado de Máquina com Python

60 horas

Bancos de Dados e SQL

60 horas

Desenvolvimento Android

60 horas